13 Parallel Master Port

《13 Parallel Master Port》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第13章并行主端口（PMP）目录本章包括下列主题：13.1简介........................................................................................................................13-213.2控制寄存器.......................................................................................

2、.......................13-313.3主工作模式............................................................................................................13-1513.4从工作模式.............................................................................................

3、...............13-3613.5中断......................................................................................................................13-4413.6节能和调试模式下的操作......................................................................................1

4、3-4613.7各种复位的影响....................................................................................................13-4613.8并行主端口应用....................................................................................................13-4713.9并行从端口应用....

5、................................................................................................13-521313.10I/O引脚控制..........................................................................................................13-5313.11设计技巧................

6、...............................................................................................13-5513.12相关应用笔记........................................................................................................13-56并行主端口（13.13版本历史................

7、...............................................................................................13-57PMP）©2010MicrochipTechnologyInc.DS61128E_CN第13-1页PIC32MX系列参考手册13.1简介并行主端口（ParallelMasterPort，PMP）是一个8位/16位并行I/O模块，专用于与通信外设、LCD、外部存储器件以及单片机等多种并行器件进行通信。由

8、于并行外设接口的多样化，PMP模块具有高度可配置性。PMP模块的主要特性包括：•最多16条可编程地址线•最多2条片选线•可编程选通选项-独立的读和写选通，或-带使能选通的读/写选通•地址自动递增/自动递减•可编程地址/数据复用•可编程控制信号的极性•支持传统并行从端口•支持增强型并行从端口-地址支持-4字节深自动递增缓冲区•施密特触发器或TTL输入缓冲器•可编程等待状态•用于在线调试的冻结选项图13-1：PMP模块的引脚排列以及与外部器件的连接地址总线数据总线控制线PMA0PIC3