数字电子技术基础4.pptx

数字电子技术基础4.pptx

ID:62755194

大小:1.31 MB

页数:70页

时间:2021-05-23

数字电子技术基础4.pptx_第1页
数字电子技术基础4.pptx_第2页
数字电子技术基础4.pptx_第3页
数字电子技术基础4.pptx_第4页
数字电子技术基础4.pptx_第5页
资源描述:

《数字电子技术基础4.pptx》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、第三章触发器触发器是构成时序逻辑电路的基本逻辑部件。①它有两个稳定的状态:0状态和1状态;②在不同的输入情况下,它可以被置成0状态或1状态;③当输入信号消失后,所置成的状态能够保持不变。触发器的现态和次态触发器接收输入信号之前的状态叫做现态,用Qn表示。触发器接收输入信号之后的状态叫做次态,用Qn+1表示。现态和次态是两个相邻离散时间里触发器输出端的状态。触发器的分类:根据逻辑功能的不同,触发器可以分为RS触发器、D触发器、JK触发器、T和T´触发器;按照结构形式的不同,又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。4.1.1基本RS触发器一、电路组成和逻辑符号信号输入

2、端,低电平有效。信号输出端,Q=0、Q=1的状态称0状态,Q=1、Q=0的状态称1状态,二、工作原理RSQ1001010①R=0、S=1时:由于R=0,不论原来Q为0还是1,都有Q=1;再由S=1、Q=1可得Q=0。即不论触发器原来处于什么状态都将变成0状态,这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。0110RSQ010②R=1、S=0时:由于S=0,不论原来Q为0还是1,都有Q=1;再由R=1、Q=1可得Q=0。即不论触发器原来处于什么状态都将变成1状态,这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。10111③R=1、S=1时:根据与非门的逻辑

3、功能不难推知,触发器保持原有状态不变,即原来的状态被触发器存储起来,这体现了触发器具有记忆能力。RSQ01010111不变100011RSQ01010111不变00不定④R=0、S=0时:Q=Q=1,不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等,在两输入端的0同时撤除后,将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况,这就是基本RS触发器的约束条件。特性表(真值表)现态:触发器接收输入信号之前的状态,也就是触发器原来的稳定状态。次态:触发器接收输入信号之后所处的新的稳定状态。次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入

4、及现态Qn之间的逻辑关系式约束项状态图描述触发器的状态转换关系及转换条件的图形称为状态图01×1/1×/10/01/①当触发器处在0状态,即Qn=0时,若输入信号=01或11,触发器仍为0状态;RS②当触发器处在1状态,即Qn=1时,若输入信号=10或11,触发器仍为1状态;RSRS若=10,触发器就会翻转成为1状态。RS若=01,触发器就会翻转成为0状态。RS/波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许状态不定集成基本RS触发器EN=1时工作EN=0时禁止1S3S4.1.2用或非门组成的基本RS触发器基本RS触发器的主要特点

5、无论是由与非门还是或非门构成的基本RS触发器,其优、缺点并无区别。1.主要优点①结构简单,只要把两个与非门或者或非门交叉连接起来即可,是触发器的基础结构形式。②具有置0、置1和保持功能,其特性方程为2.存在问题①电平直接控制,即在输入信号存在期间,其电平直接控制着触发器输出端的状态。会导致电路抗干扰能力下降。②R、S之间有约束。在由与非门构成的基本RS触发器中,当违反约束条件即R=S=1时,Q端和Q端都将为高电平;在由或非门构成的电路中,会出现Q端和Q端均为低电平的情况。而且同时撤消输入信号会出现状态不定的现象。这个缺点某些场合限制了基本RS触发器的使用。4.2同步触发器4.2.1同

6、步RS触发器RSCP=0时,R=S=1,触发器保持原来状态不变。CP=1时,工作情况与基本RS触发器相同。特性表特性方程CP=1期间有效主要特点波形图(1)时钟电平控制。在CP=1期间接收输入信号,CP=0时状态保持不变,与基本RS触发器相比,对触发器状态的转变增加了时间控制。(2)R、S之间有约束。不能允许出现R和S同时为1的情况,否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变同步RS触发器在违反约束条件时的波形图4.2.2同步D触发器(D锁存器)CP=1期间有效将S=D、R=D代入同步RS触发器的特性方程,得同步D触发器的特性方程:状态图在数字电路中

7、,凡在CP时钟脉冲控制下,根据输入信号D情况的不同,具有置0、置1功能的电路,都称为D触发器。集成同步D触发器CP1、2CP3、4POL=1时,CP=1有效,锁存的内容是CP下降沿时刻D的值;POL=0时,CP=0有效,锁存的内容是CP上升沿时刻D的值。4.3主从触发器4.3.1主从RS触发器工作原理(1)接收输入信号过程CP=1期间:主触发器控制门G7、G8打开,接收输入信号R、S,有:从触发器控制门G3、G4封锁,从触发器状态保持不变。1001(2)输

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。