EDA试卷及答案

《EDA试卷及答案》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、EDA试卷及答案一、单项选择题：（20分）5．VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述_____B______。A.器件外部特性；B.器件的内部功能；C.器件的综合约束；D.器件外部特性与内部功能。6．不完整的IF语句，其综合结果可实现____A____。A.时序逻辑电路  B.组合逻辑电路  C.双向电路  D.三态控制电路8．下列标识符中，_____B_____是不合法的标识符。A.State0    B.9moon    C.Not_Ack_0   D.signall9．关于VHDL中的数字，请找出以下

2、数字中最大的一个：____A______。A.2#1111_1110#B.8#276#C.10#170#D.16#E#E1二、EDA名词解释，写出下列缩写的中文（或者英文）含义：（14分）1. LPM        参数可定制宏模块库2. RTL        寄存器传输级3. UART    串口（通用异步收发器）4. ISP        在系统编程5. IEEE        电子电气工程师协会6. ASIC        专用集成电路7. LAB        逻辑阵列块四、VHDL程序改错：（10分）01    LIBRARYIEEE;02    U

3、SEIEEE.STD_LOGIC_1164.ALL;03    USEIEEE.STD_LOGIC_UNSIGNED.ALL;04    ENTITYLED7CNTIS05        PORT(CLR :IN  STD_LOGIC;06            CLK:INSTD_LOGIC;07            LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0)  );08    ENDLED7CNT;    09    ARCHITECTUREoneOFLED7CNTIS10        SIGNALTMP:STD_LOGIC

4、_VECTOR(3DOWNTO0);11    BEGIN        12        CNT:PROCESS(CLR,CLK)13        BEGIN      14            IFCLR='1'THEN15                TMP<=0;16            ELSEIFCLK'EVENTANDCLK='1'THEN17                TMP<=TMP+1;18          

5、  ENDIF;  19        ENDPROCESS;20        OUTLED:PROCESS(TMP)21        BEGIN      22            CASE  TMP  IS23                WHEN"0000"=>  LED7S<="0111111";24                WHEN"0001"=>  LED7S<=&

6、quot;0000110";25                WHEN"0010"=>  LED7S<="1011011";26                WHEN"0011"=>  LED7S<="1001111";27                WHEN"0100"=>