1章-集成电路的基本制造工艺.ppt

1章-集成电路的基本制造工艺.ppt

ID:22016616

大小:9.95 MB

页数:136页

时间:2018-10-21

1章-集成电路的基本制造工艺.ppt_第1页
1章-集成电路的基本制造工艺.ppt_第2页
1章-集成电路的基本制造工艺.ppt_第3页
1章-集成电路的基本制造工艺.ppt_第4页
1章-集成电路的基本制造工艺.ppt_第5页
资源描述:

《1章-集成电路的基本制造工艺.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、半导体集成电路第二章集成电路制造工艺1.二极管(PN结)正方向反方向VI电路符号:+-有电流流过没有电流流过对于硅二极管,正方向的电位差与流过的电流大小无关,始终保持0.6V-0.7V双极集成电路的基本元素P-SiN-Si+-1.二极管(PN结)双极集成电路的基本元素np2.1集成电路加工的基本操作1、形成薄膜(二氧化硅、多晶硅、金属等薄层)2、形成图形(器件和互连线)3、掺杂(调整器件特性)形成材料薄膜的方法化学汽相淀积(CVD)物理汽相淀积(PVD)热氧化方法Si+O2->SiO2光刻和刻蚀形成需

2、要的图形正胶和负胶的差别亮场版和暗场版的差别掺杂改变材料的电阻率 或杂质类型常用掺杂方法扩散-----高温过程离子注入----常温下进行,注入后需要高温退火处理*掺杂类型、掺杂浓度、结深2.双极型晶体管双极集成电路的基本元素pnpB端E端C端ECBnpnB端E端C端CBENPNBECPNPBECCBENPNBEC?BECnpN+BEC§1.1.1双极集成电路中元件的隔离BECnpnBECnpnCBECBEEBEBCBECpnBECpnnn双极集成电路中元件的隔离介质隔离PN隔离BECpn+nBECpn

3、n+n+n+n+n+P-SiP+P+P+S解决双极集成电路元件之间的隔离:pn结隔离工艺pn结隔离工艺双极晶体管的三种结构:1.SBC结构;2.CDI结构;3.3D结构StandardBuriedCollector结构BECpn+n-epin+P-SiP+P+S四层三结结构的双极晶体管(SBC结构)发射区(N+型)基区(P型)集电区(N型外延层)衬底(P型)双极集成电路元件断面图n+-BL双极集成电路等效电路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npnpnpS

4、(p)等效电路隐埋层作用:1.减小寄生pnp管的影响2.减小集电极串联电阻衬底接最低电位典型PN结隔离双极集成电路中元件的形成过程1:衬底选择确定衬底材料类型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅(p-Si)确定衬底材料电阻率ρ≈10Ω.cm确定衬底材料晶向(111)偏离2~50典型PN结隔离双极集成电路中元件的形成过程2:第一次光刻----N+隐埋层扩散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BLP-Si衬底N+隐埋层具体步骤如下:1.生长二氧化硅(湿法氧化):

5、Si(固体)+2H2OSiO2(固体)+2H2Si-衬底SiO22.隐埋层光刻:涂胶腌膜对准曝光光源显影刻蚀(等离子体刻蚀)去胶As掺杂(离子注入)N+3.N+掺杂:去除氧化膜N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiP-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型PN结隔离双极集成电路中元件的形成过程3:外延层主要设计参数外延层的电阻率ρ;外延层的厚度Tepi;AA’Tepi>xjc+xmc+TBL-up+tepi-ox后道

6、工序生成氧化层消耗的外延厚度基区扩散结深TBL-uptepi-oxxmcxjc集电结耗尽区宽度隐埋层上推距离TTL电路:3~7μm模拟电路:7~17μm典型PN结隔离双极集成电路中元件的形成过程4:第二次光刻----P隔离扩散孔光刻P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型PN结隔离双极集成电路中元件的形成过程5:第三次光刻----P型基区扩散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL典型PN结隔离双极集成电路中元件的形成过程6:第四次光刻--

7、--N+发射区扩散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL典型PN结隔离双极集成电路中元件的形成过程7:第五次光刻----引线孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL典型PN结隔离双极集成电路中元件的形成过程8:铝淀积典型PN结隔离双极集成电路中元件的形成过程9:第六次光刻----反刻铝双极集成电路元件断面图BECpn+n-epin+P+P+SP-Sin+-BLBECSAA’P+隔离扩散P基区扩散N+扩散接触孔铝线隐埋层BECpn+n-epin+P+P+SP-S

8、in+-BL为了减小集电极串联电阻,饱和压降小,电阻率应取小.为了结电容小,击穿电压高,外延层下推小,电阻率应取大;折中TTL电路:0.2Ω.cm模拟电路:0.5~5Ω.cmP-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiAA’TBL-uptepi-oxxmcxjc四层三结结构的双极晶体管(SBC结构)BJTSBC结构—小结SBC结构工艺的分析与设计考虑衬底材料的选择寄生的PNP晶体管n+埋层的设计n+埋层的设计n+埋层的两

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。