AltiumDesigner画等长线

《AltiumDesigner画等长线》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

AltiumDesigner画等长线 （1）一般是将走线布完后，新建一个class。Design->Classes （2）快捷键T+R；或者点击Tools下拉中的Interactivelengthtuning。点击class中的一条net，然后tab键设置属性。 一般选最长的net线做参考。如上图TDR5。依次设置蛇形走线规则。（3）T+R点击class里面的net逐次调整为蛇形等长线。如下图 （1）布线时同时按下Ctrl+Shift并且转动鼠标的滚轮，就可以换层。（亦可用小键盘“*”号键来换层）。（2）布线时按“shift+空格”来改变线的拐角方式。按“shift+A”画蛇形线。（3）布蛇行线的快捷键控制：在布蛇行线时，按快捷键“1”   “2”   “3”   “4”   “，”   “。”可以在走线时随时控制蛇行线的形状。快捷键:    1  与2，改变蛇行线的拐角与弧度。快捷键:    3  与4  改变蛇行线的宽度。快捷键：  ，  与  。改变蛇行线的幅度。一般来讲，蛇形走线的线距>=2倍的线宽。 Altiumdesigner如何查看一个net总长度方法一：布完线后，按R，L输出报告，查看网络是否是等长的。方法二：1、在软件界面的右下角有一个“pcb”按钮，点击此按钮会弹出下拉菜单，选择PCB，此时会弹出“PCB”面板。2、在弹出的面板中，考上放有一个下拉菜单，选择“NETS"。3、选择需要查看net既可。方法三：直接shift+H在PCB设计区的左上角就会显示/关闭一些参数，也包括一个net的总长度，查看的时候只需 要将鼠标移到要看的元器件上或net就可以了。 Altium Designer 中进行差分对走线1、在原理图中让一对网络前缀相同，后缀分别为_N和_P，并且加上差分队对指示。在原理图中，让一对网络名称的前缀名相同，后缀分别为_N和_P，左键点击PlaceDirectivesDifferential Pair,这时，鼠标上就出现差分队对指示标志，给差分对的两根线都加上差分队对指示，如下图所示。 2、将差分信息加载到PCB文件中来，并定义用户需要的差分规则保存编译文件，并且编译顶层的原理图。左键点击DesignUpdae PCB document…,启动EngineerChange Order,把有关的差分对信息加如到PCB文件中来，保存PCB文件。在PCB文件中，转移到PCB面板，在靠近PCB这三个字母旁边的行中选择Differential PairsEditor ,在下面的框中选中AllDifferential Pairs ,这样，所有定义的差分对就在Designer框中出现了。选中定义的差分对（如RT），左键点击Rule Wizard按键，进入DifferentialPair Rule Wizard界面，点击Next按键,回进入各个参数输入界面，可以选择输入各种参数如下图就是其中的一个界面。 到最后，在Rule Creation Completed界面中，会显示下面的这些种类的信息，告诉你你输入的参数是怎么样的。如果不满意的话左键点击Back按键返回修改，满意的话左键点击Finish按键结束差分线规则设置。 3、使用差分走线命令完成差分对走线左键点击PlaceDiffereential Pair Routing ,进入差分对布线模式，此时，用鼠标在差分网络的两个相邻的焊盘上点击一下，然后移动鼠标，就会看到对应的另一跟线也会伴随着一起平行的走线，同时按下Ctrl +Shift并且转动鼠标的滚轮，就可以两跟线同时换层。效果如下图所示。 阻抗布线设定和实现可以通过下面的步骤首先点击Design-Rules-Roultig-Width，出现上图的对话框，默认在Width的规则设置里是按照线宽来设定规则。如果想用直接设定阻抗来得到线宽规则，只需要在CharacteristICImpEDAniceDriven前面打勾，之后就可以之间在规则里面输入阻抗的具体值了。另外阻抗的计算公式可以根据我们的实际情况在层栈管理器里面做修改，微带线和带状线都可以修改。 PCB特性阻抗控制精度探讨一般多层板的传输线系统要达到60±10%Ω还算容易，但要达到75±5%Ω，甚至50±5%Ω时就会有点难度,误差5%即使对于技术规格要求较高的应用而言也是不常见的，但还是有一些客户对阻抗控制精度提出了±5%的要求，现举例来说明。板的要求：4层板，完成板厚1.0±0.10mm，板材采用FR4，客户有指定的叠层结构，见下图 其中TOP层有单线阻抗要求，参考层为第2层，其中单线阻抗线宽W1要求12.0MIL,阻抗要求50±5%Ω（50±2.5Ω），其结构如下： PCB特性阻抗的模拟计算对于有阻抗控制要求的板，目前，PCB工厂比较常见的做法就是在PCB的生产拼版板边适当位置设计一些阻抗试样，这些阻抗试样具有与PCB相同的分层和阻抗线构造。在设计阻抗试样前会预先采用一些阻抗计算软件对阻抗进行模拟计算，以便对阻抗进行预测。其中英国POLAR公司开发的CITS测试系统及计算软件自1991年起已经为许多PCB制造商所使用，而且操作简单、具有强大的功能计算能力。但不管该系统功能有多强大，其计算能力及计算阻抗的场求解工具都依赖于使用“理想的”材质，模拟计算的结果与实际测量的阻抗结果之间总会存在一定的偏差。因此，对于客户阻抗控制精度要求±5%的情况下,采用计算精度比较高的软件进行较为准确的模拟预测就显得尤为重要了。为此，我们采用英国POLAR公司开发的最新计算软件PolarSI8000K控制阻抗快速解算器进行模拟预测，由于客户要求：为了满足50±5%Ω的阻抗允许PCB厂可对叠层结构做适当调整,而阻抗线宽不可调整,为此,模拟结果如下： 根据上面的模拟结果可看出,为了满足客户50Ω阻抗要求,需将客户原有TOP层到第2层的介质层厚度9mil调整为7mil,同时，为了满足客户完成板厚，需将芯板厚度也做相应调整。结合内层线路的布线密度,调整为如下叠层结构： 阻抗测量通常使用时域反射计(TDR)来完成，TDR（时域反射计）已成为测量印刷电路板上的特性阻抗的既定技术。对于测量阻抗要求精度为±5%的特性阻抗来说阻抗测量也是非常重要的，一定要确保测量的正确性，否则会导致阻抗合格的板件误测为不合格。