基于DSP Builder的数字陷波器设计【开题报告】

《基于DSP Builder的数字陷波器设计【开题报告】》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

毕业论文开题报告电子信息工程基于DSPBuilder的数字陷波器设计一、课题研究意义及现状滤波是信号处理的重要环节之一。数字滤波器在图像处理、语音识别、模式识别、高清电视等数字信号处理中都起着关键作用。数字滤波器可以满足滤波器幅度和相位特性的严格要求,可以克服模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。而传统的模拟滤波器在精度上无法与数字滤波器相比，尤其是在多阻带多通带滤波器设计方面，模拟滤波器更是无能为力，因此对数字滤波器的研究是十分必要且有广泛应用价值的。数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统,理想带阻数字滤波器，能在保证其他频率的信号不损失的情况下，有效的抑制输入信号中某一频率信息。目前陷波器硬件实现主要有模拟电路方式与数字电路方式。根据数字滤波器冲激响应函数的时域特性,可将数字滤波器分为无限长冲激响应(IIR)滤波器和有限长冲激响应(FIR)滤波器两种。IIR数字滤波器与FIR数字滤波器相比,它可以用较低的阶数获得较高的选择性,在实现时所用存储单元少,经济而且高效,在相同门级规模和相同时钟速度下可以提供更好的带外衰减特性等突出优点而在工程实际中获得广泛应用。因此本课题拟定采用IIR数字滤波器结构。滤波器的硬件平台主要有单片机、FPGA和DSP等。FPGA是目前电路系统设计的主要实现硬件之一，也是数字信号处理的主要实现平台。FPGA具有功耗低，运算速度快，通用性强，能重复/在线编程的优点，使用FPGA来进行数字信号处理可以缩小硬件规模，提高系统的灵活性、可靠性和实时性，所以很多工程应用可编程逻辑门阵列(FPGA)来完成数字信号处理。本次设计我采用IIR数字滤波器结构，利用DSPBuilder建立陷波器的模型设计，并在DSPBuilder平台上完成仿真和编译。利用DSPBuilder设计数字陷波器滤除100Hz干扰噪声。模块化的设计方法可以避免繁琐的程序代码编写，缩短开发周期，降低设计难度。二、课题研究的主要内容和预期目标主要内容：采用IIR数字滤波器结构，并利用DSPBuilder建立陷波器的模型设计，并在DSPBuilder 平台上完成仿真和编译，实现滤除干扰噪声的功能。滤波器技术指标：噪声干扰频率100Hz，3dB带边频率为95z和105Hz，阻带衰减不小于30dB。预期目标：1、根据技术指标要求，实现整个系统的模块化设计；2、实现系统功能的仿真与验证；3、完成毕业论文的撰写；三、课题研究的方法及措施相关参数计算：信号频带宽度为99Hz至101Hz根据采样定理则采样频率为fs≥2fc,所以数字滤波器系统的采样频率可选择为1000Hz。由于指标要求滤波器滤除100Hz的噪声,则可得陷波器的阻带中心频率为ωT=2πf/fs=0.2π。课题设计思路：首先在MATLAB/SIMULINK，利用FDATool工具，输入课题的相关参数，计算得到IIR滤波器的阶数、系数等相关参数。对滤波器的参数进行四舍五入的截取。再采用图1所示的IIR滤波器结构进行建模。对模型加入信号源和显示设备。然后进行功能仿真，再进行编译、综合和转换，将转换后的工程在QUARTUSII中进行FPGA的实现与最终的行为级仿真。图1IIR滤波器的基本结构四、课题研究进度计划毕业设计期限：自2010年10月20至2011年4月20日。第1周—第2周：分析任务，查阅文献资料,研究分析课题的关键技术。第3周—第4周：熟悉MATLAB、DSP Builder和QUARTUSII集成环境。设计系统总体方案，完成开题报告、文献综述、外文翻译。 第5周—第6周：系统总体方案设计，软件程序设计。第7周—第8周：撰写设计论文。第9周—第10周：系统调试并完善。第11周—第12周：设计作品完善，论文修改。五、参考文献[1]周亚凤，李跃华，朱昊．基于FPGA的16阶FIR滤波器的设计[J].南京工业大学学报:自然科学版，2005,1,27(1):46～50.[2]张兆东．基于FPGA的32阶FIR滤波器设计[J].兰州石化职业技术学院学报，2007,3,7(1):10～13.[3]潘松，黄继业，王国栋．现代DSP技术[M].西安：西安电子科技大学出版社，2009,3,25(2):148～149,193.[4]罗韩军，刘明伟，王成.基于DSPBuilder的FIR滤波器设计与实现[J].微计算机信息，2009,2,25(2):148～149,193.[5]潘松,黄继业,曾毓.SOPC技术实用教程[M].北京：清华大学出版社，2005,3.[6]范寒柏，司加祯.基于DSPBuilder的16阶FIR滤波器实现[J].现代电子技术,2009,32(20):193～195.[7]周彬,秦玉娟,王振利.FIR数字滤波器的FPGA实现研究[J].电子设计工程,2010,3,18(3):59～61,64.[8]李春江，吴桂生.FIR滤波器FPGA实现[J].电子测量技术,2004,(5):62～63.[9]王学梅.基于FPGA的有限冲激响应数字滤波器的研究及实现[D].长沙:中南大学,2005.[10]Altera．DSPBuilderUserGuide[EB／OL]．[2009-04-20]．http://www．altera．com／literature／ug／ug_dsp_builder.pdf．