2015软考备考笔记.doc

《2015软考备考笔记.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

B2015软考备考笔记网络工程师计算机硬件基础一计算机硬件基础：分为计算机结构、存储器、输入/输出系统计算机结构：分为计算机体系结构分类、计算机硬件组成、CPU特性、指令系统基础、RISC与CISC、流水线技术、并行处理技术.存储器：分为存储器系统特征、主存储器基础、Cache、磁带存储器、磁盘存储器、SCSI与RAID.输入/输出系统：输入/输出系统原理、I/O通道技术、设备总线、其他.一、计算机体系结构分类：计算机体系结构是计算机系统的概念性结构和功能特性。常见的分类法包括Flynn、冯氏分类法两种。1、Flynn分类法：根据指令流、数据流和多倍性三方面进行分类。体系结构类型：单指令流单数据流（SISD)结构：控制部分一个、处理器一个、主存模块一个关键特性：无代表：单处理器系统。体系结构类型：单指令流多数据流（SIMD)结构：控制部分一个、处理器多个、主存模块多个关键特性：各处理器以异步的形式执行同一条指令代表：并行处理机、阵列处理机、超级向量处理机。体系结构类型：多指令流单数据流（MISD)结构：控制部分多个、处理器多个、主存模块多个关键特性：被证明不可能，至少是不实际代表：目前没有，有文献称流水线计算机为此类体系结构类型：多指令流多数据流（MIMD)结构：控制部分多个、处理器多个、主存模块多个关键特性：能够实现作业、任务、指令等各级全面进行代表：多处理机系统、多计算机在90年代以前我们都是单处理器单CPU的2、冯氏分类法：一计算机系统在单位时间内所能够处理的最大二进制位数分类，由此以来我们就可以分为四种：字串位串（字宽=1，位宽=1）字并位串（字宽>1,位宽=1）字串位并（字宽=1，位宽>1）字并位并（字宽>1，位宽>1） 二、计算机的硬件组成计算机硬件系统是依照冯.诺依曼所设计的体系结构，即计算机由运算器、控制器、输入设备和输出设备五大部件组成。控制器、运算器、存储器可以说是我们硬件的核心。控制器和运算器构成了中央处理器（CPU），也叫中央处理单元。运算器负责完成算术运算与逻辑运算功能，通常由ALU（算数逻辑单元）、寄存器、多路转换器、数据总线组成。运算器中的ALU就是进行算术运算与逻辑运算的具体实现，在算术的过程中的数据需要由寄存器、多路转换器、数据总线来进行传输与存储。控制器负责依次访问程序指令，进行指令译码、并协调其他设备、通常由程序计数器（PC）、指令寄存器、指令译码器、状态/条件寄存器、时序发生器、微操作信号发生器组成。总线是CPU、内存、输入输出设备进行传递信息的公用通道。主机的各个部件通过总线相连，外部设备通过相应的电路接口相连，从而形成了计算机硬件系统。系统总线含有三种不同功能的总线。数据总线（DatabusDB）J进行数据信息的传输地址总线（AddressbusAB）专门用来传输地址控制总线（ControlbusCB）传输控制信号、时序信号三、CPU特性指令周期：取出并执行一条指令所需的时间，也称机器周期。总线周期：指CPU从存储器或I/O端口存取一个字节所需的时间，也称为主振周期。时钟周期：指CPU处理动作的最小单位，通常我们说的i52.6GHz。它们之间的关系：一个指令周期可以划分为一个或多个总线周期，根据指令的不同，需要的总线周期也不同；而一个总线周期又可以分为几个时钟周期，通常是4个时钟周期，但有些计算机可能不同。1、计算总线数据传输速率总线数据传输速率=时钟频率/每个总线包含的时钟周期X每个总线周期传送的字节数例如：某系统总线的一个总线周期包含3个时钟周期，每个总线周期中可以传送32位数据。若总线的时钟频率为33MHz，则总线的带宽（即传输速度）应该是多少？根据上述公式得出：33MHz/3x32b=11Mx4=44MB/S 1、计算系统速度（通常是指令/秒、事务项/秒）每秒指令数=时钟频率/每个总线包含的时钟周期数/指令平均占用总线周期数四、指令系统基础指令由操作码和地址码两部分组成的。1、操作码就是指出该指令要完成什么操作2、地址码就是提供原始的数据例如：1+2这个公式，1和2就是操作数或叫地址码，那么+号就是操作码。如果直接给出1和2这两个数让我们做加法，那么1和2就叫操作数，如果1和2放在了内存中，或寄存器中，给出1和2它在内存或寄存器中的地址，让它通过地址去取出这两个数，来做加法，那么1和2就是地址码。在指令系统中用来确定如何提供操作数，或操作数地址的方式称为寻址方式，和编制方式。操作数可以采用以四种寻址方式。1、立即寻址：直接给出操作数而非地址。2、直接寻址：直接给出操作数地址或所在寄存器号（寄存器寻址）。3、间接寻址：给出的是指向操作数地址的地址。4、变址寻址：给出的地址需与特定的地址值累加从而得出操作数地址。五、RISC与CISC为提高操作系统的效率，人们最初选择向指令系统中添加更加多、更复杂的指令来实现，导致指令集越来越大。这种类型的计算机，称为复杂指令集计算机（CISC）。随着指令集越来越大，就发现计算机的运行速度是受影响的，而且复杂指令集计算机是不利于做并行计算的，所以对指令数目和寻址方式做精简，指令的指令周期相同，采用流水线技术，指令并行执行程度更好，这就是精简指令集系统（RISC）。什么是指令集：指令集是存储在CPU内部，对CPU运算进行指导和优化的硬程序。拥有这些指令集，CPU就可以更高效地运行。计算机执行程序时间P由三方面一因素决定，编译后产生的机器指令数I、执行每条指令所需的平均周期数CPI、每个机器周期时间T.它们的关系就是：P=IxCPIxTRISC正是通过简化指令的途径使计算机结构更合理，减少指令执行周期数，提高运算速度的。虽然RISC编译后产生的机器指令数I增多了，但指令所需的周期数（CPI)和每个周期时间（T）都减少了。RISC与CISC的区别CISC：指令系统类型：复杂指令：数量多使用频率差别大，可变长格式寻址方式：支持多种方式实现方式：不详RISC：指令系统类型：精简指令：数量少，使用频率接近，定长格式寻址方式：支持方式少实现方式：硬布线逻辑控制为主 目前RISC处理技术的发展方向是采用并行处理技术（包括超级流水线、超级标量、超长指令字）大幅度地提高运行速度。四、流水线技术流水线技术是指在程序执行是多条指令重叠进行操作的一种任务分解技术，把一个任务分解为若干顺序执行的子任务，不同的子任务由不同的执行机构来负责执行，而这些执行机构可以同时并行工作。流水线技术例如：1+2=32+3=53+4=7设备为：输入运算输出在输入设备输入1+2，到运算设备运算1+2等于5时，输入设备为空闲，就可以输入2+3在运算设备算出的5要通过输出设备输出时，运算设备就空闲了，就可以运算第2道题2+3等于几，这是时输入设备就又空闲了，接着又输入第3道题，这样以此类推，就陈为流水线技术。那么就是，从流水线做第一道题的输入直到输出，这段时间叫做建立时间，从流水线的末端也就是最后一个任务或一道题的输入计算到输出，叫做排空时间。（1）计算执行时间假定有某种类型的任务，可以分为N个子任务，每个子任务需要时间t，则完成这个任务所需的时间为N乘于t。以传统的方式，则完成K个任务所需时间为KNt。使用流水线技术，花费的时间是Nt+（K-1)t，就是假如有100个任务，那么就是第一个花费的时间需要正常的时间，剩下的99个每个任务只需花费每个子任务的时间。注：如果每个子任务花费的时间不同，其时间取决于执行顺序中最慢的那个。例如，指令流水线把一条指令分为取指令、分析、执行三部分，分别执行时间是，2秒、2秒、1秒。那么最长的是2秒，因此100条指令全部执行完毕所需的时间是：（2+2+1）+（100-1）x2=203秒。1、流水线的吞吐率计算：如有一百个任务，完成这一百个任务花了100秒，那么流水线的吞吐率=100除于100；假如这39个任务花了100秒，那么吞吐率就=100除于39。2、加速比：是指不用流水线执行的时间除于采用流水线的时间。影响流水线的主要因素：1、转移指令2、共享资源访问的冲突3、响应中段：又有两种方式，一种是立即停止--精确断点法，第二种是不再新增指令到流水线--不精确断点法。七、并行处理技术就是指在同一时间内完成了两件或两件以上相同性质或不同性质的工作，只要在时间上互相重叠，都存在并行性。1、并行措施分类（1）时间重叠：多个处理过程在时间上相互错开，轮流使用同一套硬件设备，主要代表是流水线。（2）资源重复：使用多个硬件设备共同完成，比如多CPU等，代表是多处理机系统、阵列式处理机等。（3） 资源共享：也是在时间上并行，通过软件实现。主要表现在多道程序和分时系统中，可以说分布式处理机系统和计算机网络是更高层次的资源共享。（2）主要并行技术计算机硬件基础二二、存储器存储器是计算机的记忆设备，用来存放程序与数据，计算机的全部信息，及输入的原始数据，计算机程序，中间运行结果及最终运行结果，都存放在存储器中。存储器分为三种，主存储器、辅助存储器、Cache。1、存储器的系统特征，存储器分为四种读取方式，顺序存取共享读写装置直接存取共享读写装置随机存取每个可寻址单元专有读写装置相联存取每个可寻址单元专用读写装置存储器的性能，存取时间：对随机存储而言，就是完成一次读或写所花的时间，对于非随机存储而言，就是将读写装置移动到目的地位置所花的时间，存储器的带宽：就是每秒能够访问的位数，通常存储器周期是纳秒级的（NS），计算公式就是：1/存储器周期x每周期可访问的字节数。例如：存储器的周期是200ns，每周期能访问4B，则带宽等于：1s/200nsx（4Bx8）=160Mbps数据传输率：就是每秒输入输出数据的位数，对于随机存取而言，传输率=1/存储器周期对于非存储器而言，读取N位所需的平均时间=平均存取时间+N位/数据传输率主存储器主存储器的种类，RAM，随机存储器，可读可写，但只能暂时保存数据，等断电后，将无法保存。RAM又分位两种，SARM,静态随机存储器，就是说，只要不断电，写进去的东西就一直保存的。DRAM动态随机存储器，就是说，要定时间的给电，刷新信息，以维持数据的不丢失。 ROM:只读存储器，出厂前用掩膜技术写入，通常存放BIOS和微程序控制。PROM:可编程只读存储器，只能够写入一次，需用特殊电子设备进行写入。EPROM:可擦除的可编程只读存储器，用紫外线照射15-20分钟可擦去所有信息，可写入多次。E2PROM:电可擦除的可编程只读存储器，可写入，但速度慢。闪速存储器（FlashMemory):其特性介于EPROM与EEPROM之间。但速度远快于EEPROM.但不能进行字节级别的删除操作。如优盘。主存储器的组成不管内存有多大，它还是由一块一块的小电路芯片组成，计算一个内存由多少块芯片组成：（W/w)x(B/b）主存储器的地址编码A4000H-CBFFFH。则表示有（CBFFF-A4000)+1节，即28000H字节，也就是字节，转换为KB就是160KB。地址位数，8B=2的3次方，也就需要3个地址位数来编出这8B计算机硬件基础三三、CacheCache高速缓冲存储器是存在于主机之间的一级存储器，由静态存储芯片（SRAM),组成，容量比较小，但速度比主存高得多，接近于CPU的速度。但其成本更高，因此cache的容量比内存要小得多。Cache存储了频繁访问内存的数据。Cache为什么存在到CPU和内存之间，因为，内存的访问周期是纳秒级的（NS），假如内存的访问周期是100ns、CPU是1ns，这样的话，他们的速度就完全不匹配，CPU在百分之1的时间就完成了内存所给的操作，剩余的百分之99的时间就浪费在等内存了，这样的话，就出现了我们的cache（高速缓冲存储器）。使用cache改善系统性能的主要依据是程序的局部性，程序的局部性分为时间局部性：就是在访问某一条指令之后，在不久的将来，可能还会访问到这条指令。空间局部性：就是在访问某一条指令之后，很可能访问到它周围的指令，上一条或下一条指令。通过这些就可以预测，将来可能会访问到那些指令，就把这些指令预先调入到cache中，命中率与失效率在cache中找到了要找的指令，称为命中；在cache中没有找到要找的指令称为失效。Cache的访问命中率为h，（通常1-h就是cache的失效率）。Cache的访问周期时间是t1，主存储器的访问周期时间是t2，整个系统的平均访存时间就是：t3=h乘于t1加上（1-h）乘于t2h就是cache的访问命中率，现在通常达到了百分之90, 1-h=百分之10，那么就是这百分之10就要去内存中找，假如cache的访问周期是1ns，主存储器的访问周期是10ns，那么完成100个指令就是百分之90=90个指令花了90ns在cache中找到，10个指令花了100ns在主存储器中找到，那么完成这100个指令就平均花了190ns。Cache的访问命中率为h（1-h就是cache的失效率），cache的访问周期时间是t1，主存储器的访问周期时间是t2，整个系统平均访问时间公式就是：t3=hxt1+(1-h)xt2例如，某流水线计算机主存的读写时间为100ns，有一个指令和数据合一的cache，改cache的读写时间为10ns，取指令的命中率为98%，取数据的命中率为95%。在执行某类程序时，约有5/1的指令需要存取一个操作数。假设指令流水线在任何时候都不阻塞，则设置cache后，每条指令的平均访存时间约为多少？（98%x10+2%x100）+1/5（95%x10+5%x100）=14.7ns计算机硬件基础四磁带存储器，