ict技术员技能培训手册

《ict技术员技能培训手册》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

ICT技术员技能培训手册前言In—Circuit—Tester,简称ICT，即自动在线测试仪，是现代电子企业必备的PCBA(Printed-CircuitBoardAssembly，印刷电路板组件）生产的测试设备，ICT使用范围广，测量准确性高，对检测出的问题指示明确，即使电子技术水准一般的工人处理有问题的PCBA也非常容易。使用ICT能极大地提高生产效率，降低生产成本。随着PCBA向着大型、高密度方向发展。芯片的体积越来越小，电路的开关速度越来越快，PCB的密度越来越大，信号的工作频率越来越高，并且都相互紧密地交织在一起。增加了测试的难度，挑战测试PCB的能力。更进一步，具有更小元件和更高节点数的更大电路板可能将会继续。使得ICT(在线测试)的测试方法需要与时俱进，及时更新自身的知识结构，以全新的思维和观念来看待ICT（在线测试）.《ICT技术员技能培训手册》从基本概念出发，对ICT测试原理进行了综述，进而深入分析并配合实例详细介绍ICT模拟和数字测试方法，讲解测试探针接触PCB为测试延生出来的测试点如何检测PCB的线路开路、短路、所有1 零件的焊接情况,学习ICT程序如何通过进行开路测试、短路测试、电阻测试、电容测试、二极管测试、三极管测试、场效应管测试、IC管脚测试(testjet`connectcheck)等来检测通用和特殊元器件的漏装、错装、参数值偏差、焊点连焊、线路板开短路等故障的方法。目录第一章ICT测试原理综述•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••1-1概述•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••1-1ICT的测试方法•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••1-2ICT测试的设备及夹具•••••••••••••••••••••••••••••••••••••••••••••••••••••1-7第二章TS设备硬件知识简介•••••••••••••••••••••••••••••••••••••••••••••••••••2-1TS设备的硬件构成(TSHardware)•••••••••••••••••••••••••••••••••••••••••••2-1数字子系统(DigitalSubsystem)•••••••••••••••••••••••••••••••••••••••••••2-1设备工作模式(UUTWorkMode)•••••••••••••••••••••••••••••••••••••••••••••2-2PIN卡(PinBoards)•••••••••••••••••••••••••••••••••••••••••••••••••••••••2-2PIO卡（PIOBoard）•••••••••••••••••••••••••••••••••••••••••••••••••••••••2-3接口和测试夹具（ReceiverandTestFixture）••••••••••••••••••••••••••••••2-4设备电源（UUTPowerSupplies）•••••••••••••••••••••••••••••••••••••••••••2-5第三章S88硬件框图及各部分作用•••••••••••••••••••••••••••••••••••••••••••••••••2-7操控台（Console）的基本构成••••••••••••••••••••••••••••••••••••••••••••••2-7控制面板（ControlPanel）构成及其功能••••••••••••••••••••••••••••••••••••••3-1信号插座连接面板（Testjackpanel）构成及功能•••••••••••••••••••••••••••3-4夹具接收界面（ReceiverInterface）••••••••••••••••••••••••••••••••••••••••••3-5交流电源系统••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••3-5真空系统••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••3-7设备PIN卡描述和分配•••••••••••••••••••••••••••••••••••••••••••••••••••••3-8第四章隔离原理•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••3-9隔离技术原理（GUARDING)••••••••••••••••••••••••••••••••••••••••••••••••••4-1隔离(Guarding)原理描述•••••••••••••••••••••••••••••••••••••••••••••••••••4-2隔离器件的原理•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••4-2第五章电阻测试过程•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••5-2电阻测试原理•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••5-2电阻分类•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••5-2电阻测试过程•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••5-3测试过程出现异常如何处理•••••••••••••••••••••••••••••••••••••••••••••••••5-5第六章电容测试过程•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••6-1第七章二极管测试过程•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••7-5二极管的工作原理•••••••••••••••••••••••••••••••••••••••••••••••••••••••••7-1二极管的导电特性•••••••••••••••••••••••••••••••••••••••••••••••••••••••••7-2二极管的主要参数•••••••••••••••••••••••••••••••••••••••••••••••••••••••••7-3万用表测试二极管性能•••••••••••••••••••••••••••••••••••••••••••••••••••••7-3ICT测试二极管原理•••••••••••••••••••••••••••••••••••••••••••••••••••••••••7-4第八章三极管测试过程•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••8-1三极管概念•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••8-12 三极管工作状态•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••8-1三极管的测试主要参数•••••••••••••••••••••••••••••••••••••••••••••••••••••••8-2万用电表检测三极管•••••••••••••••••••••••••••••••••••••••••••••••••••••••••8-2ICT测量三极管•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••8-2第九章上下电过程描述•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••9-3ICT上电过程•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••9-3ICT下电过程•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••9-5第十章FS测试过程描述••••••••••••••••••••••••••••••••••••••••••••••••••••••9-8第十一章DIGITAL测试过程描述•••••••••••••••••••••••••••••••••••••••••••••••11-5第十二章BOUDRARYSCAN测试过程描述•••••••••••••••••••••••••••••••••••••••12-22第十三章DELTASCAN测试过程描述•••••••••••••••••••••••••••••••••••••••••••13-26第十四章JTAG加载过程描述•••••••••••••••••••••••••••••••••••••••••••••••••••14-28第十五章设备维护•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••15-1TS设备维护与维修过程描述••••••••••••••••••••••••••••••••••••••••••••15-1TS设备DSM卡维护操作指南•••••••••••••••••••••••••••••••••••••••••••15-1S88设备维护与维修过程描述••••••••••••••••••••••••••••••••••••••••••••15-83 第1章ICT测试原理综述1概述1.1定义ICT，In-CircuitTest，即在线测试，是通过对在线元器件的电性能及电气连接进行测试来检查生产制造缺陷及元器件不良的一种标准测试手段。它主要检查在线的单个元器件以及各电路网络的开、短路情况，具有操作简单、快捷迅速、故障定位准确等特点。ICT测试分为飞针ICT测试和镇床式ICT测试。飞针ICT测试基本只进行静态的测试，优点是不需要制作夹具，程序开发时间短；针床式ICT测试可进行模拟器件功能和数字器件逻辑功能测试，故障覆盖率高，但要对每种测试单板制作专用的针床夹具，夹具制作和程序开发周期长。1.2ICT的测试范围及特点检查PCB制成板上在线元器件的电气性能和电路网络的连接情况。能够定量地对电阻、电容、电感、晶振等器件进行测量，对二极管、三极管、光藕、变压器、继电器、运算放大器、电源模块等进行功能测试，对中小规模的集成电路进行功能测试，如Memory类、常用驱动类、交换类等IC。它通过直接对在线器件电气性能的测试来发现制造工艺的缺陷和元器件的不良。元件类可检查出元件值的超差、失效或损坏，Memory类的程序错误等。对工艺类可发现如焊锡短路，元件插错、插反、漏装，管脚翘起、虚焊，PCB短路、断线等故障。测试的故障直接定位在具体的元件、器件管脚、网络点上，故障定位准确。对故障的维修不需较多专业知识。采用程序控制的自动化测试，操作简单，测试快捷迅速，单板的测试时间一般在几秒至几十秒。1.3意义在线测试（ICT）通常是生产中第一道测试工序，能及时反应生产制造状况，利于工艺改进和提升。ICT测试过的故障板,因故障定位准，维修方便，可大幅提高生产效率和减少维修成本。因其测试项目具体，是现代化大生产品质保证的重要测试手段之一。2ICT的测试方法2.1基本测试方法2.1.1模拟器件测试利用运算放大器进行测试。在测试中主要利用原算放大器“虚地”和“反馈回路”来对测试器件进行测试。∵Ix=Iref，∴Rx=Vs/Vmoa*RrefVs、Rref分别为激励信号源、仪器计算电阻。测量出Vmoa，则Rx可求出。若待测Rx为电容、电感，则Vs为交流信号源，Rx为阻抗形式，同样可求出C或L（Zc=1/2pfC；ZL=2pfL）。2.1.2隔离（Guarding）1-1 上记2.1.1的测试方法是针对独立的器件，而实际电路上器件相互连接、相互影响，使IX小于Iref，测试时必须加以隔离（Guarding）。在下图（Figure2）电路中，因R1、R2的连接分流，使Ix小于Iref，Rx=Vs/V0*Rref等式不成立。测试时，只要使G与MOA+点同电位，R2中无电流流过，仍然有Ix=Iref，Rx的等式不变。将G点接地，因MOA+点虚地，两点电位相等，则可实现隔离。实际实用时，通过一个隔离运算放大器使G与MOA+等电位。ICT测试仪可提供很多个隔离点，消除外围电路对测试的影响。2.1.3IC的测试对数字IC，采用Vector（向量）测试。向量测试类似于真值表测量，激励输入向量，测量输出向量，通过实际逻辑功能测试判断器件的好坏。如:与非门的测试真值表P1P2P3001011101110对模拟IC的测试，可根据IC实际功能激励电压、电流，测量对应输出，当作功能块测试。2.2非向量测试随着现代制造技术的发展，超大规模集成电路的使用，编写器件的向量测试程序常常花费大量的时间。SMT器件的大量应用，使器件引脚开路的故障现象变得更加突出。为此各公司开发了非向量测试技术，Teradyne推出MultiScan和GenRad推出Xpress非向量测试技术。2.2.1DeltaScan模拟结测试技术DeltaScan利用几乎所有数字器件管脚和绝大多数混合信号器件引脚都有的静电放电保护或寄生二极管，对被测器件的独立引脚对进行简单的直流电流测试。其测试原理如下图中所示。1在管脚Pinx加一对地的负电压V1，电流Ix流过管脚Pinx之正向偏压二极管。测量流过管脚Pinx的电流Ix。2保持管脚Pinx的电压，在管脚Piny加一较高负电压V2，电流Iy流过管脚Piny之正向偏压二极管。由于从管脚Pinx和管脚Piny至接地之共同基片电阻内的电流分享，电流Ix会减少。3再次测量流过管脚Pinx的电流Ix。如果当电压被加到管脚Piny时Ix没有变化（delta），则一定存在连接问题。1-2 DeltaScan软件综合从该器件上许多可能的管脚对得到的测试结果，从而得出精确的故障诊断。信号管脚、电源和接地管脚、基片都参与DeltaScan测试，这就意味着除管脚脱开之外，DeltaScan也可以检测出器件缺失、插反、焊线脱开等制造故障。GenRad类式的测试称JunctionXpress。其同样利用IC内的二极管特性，只是测试是通过测量二极管的频谱特性（二次谐波）来实现的。DeltaScan技术不需附加夹具硬件，成为首推技术。2.2.2FrameScan电容藕合测试FrameScan利用电容藕合探测管脚的脱开。每个器件上面有一个电容性探头，在某个管脚激励信号，电容性探头拾取信号。如图所示：1夹具上的多路开关板选择某个器件上的电容性探头。2测试仪内的模拟测试板（ATB）依次向每个被测管脚发出交流信号。3电容性探头采集并缓冲被测管脚上的交流信号。4ATB测量电容性探头拾取的交流信号。如果某个管脚与电路板的连接是正确的，就会测到信号；如果该管脚脱开，则不会有信号。GenRad类式的技术称OpenXpress。原理类似。此技术夹具需要传感器和其他硬件，测试成本稍高。2.2.3Boundary-Scan边界扫描技术ICT测试仪要求每一个电路节点至少有一个测试点。但随着器件集成度增高，功能越来越强，封装越来越小，SMT元件的增多，多层板的使用，PCB板元件密度的增大，要在每一个节点放一根探针变得很困难，为增加测试点，使制造费用增高；同时为开发一个功能强大器件的测试库变得困难，开发周期延长。为此，联合测试组织（JTAG）颁布了IEEE1149.1测试标准。IEEE1149.1定义了一个扫描器件的几个重要特性。首先定义了组成测试访问端口（TAP）的四（五〕个管脚：TDI、TDO、TCK、TMS，（TRST）。测试方式选择（TMS）用来加载控制信息；其次定义了由TAP控制器支持的几种不同测试模式，主要有外测试（EXTEST）、内测试（INTEST）、运行测试（RUNTEST）；最后提出了边界扫描语言（BoundaryScanDescriptionLanguage），BSDL语言描述扫描器件的重要信息，它定义管脚为输入、输出和双向类型，定义了TAP的模式和指令集。具有边界扫描的器件的每个引脚都和一个串行移位寄存器（SSR）的单元相接，称为扫描单元，扫描单元连在一起构成一个移位寄存器链，用来控制和检测器件引脚。其特定的四个管脚用来完成测试任务。将多个扫描器件的扫描链通过他们的TAP连在一起就形成一个连续的边界寄存器链，在链头加TAP信号就可控制和检测所有与链相连器件的管脚。这样的虚拟接触代替了针床夹具对器件每个管脚的物理接触，虚拟访问代替实际物理访问，去掉大量的占用PCB板空间的测试焊盘，减少了PCB和夹具的制造费用。作为一种测试策略，在对PCB板进行可测性设计时，可利用专门软件分析电路网点和具扫描功能的器件，决定怎样有效地放有限数量的测试点，而又不减低测试覆盖率，最经济的减少测试点1-3 和测试针。边界扫描技术解决了无法增加测试点的困难，更重要的是它提供了一种简单而且快捷地产生测试图形的方法，利用软件工具可以将BSDL文件转换成测试图形，如Teradyne的Victory，GenRad的BasicScan和ScanPathFinder。解决编写复杂测试库的困难。用TAP访问口还可实现对如CPLD、FPGA、FlashMemroy的在线编程（In-SystemProgram或OnBoardProgram）。ICT测试要做到故障定位准、测试稳定，与电路和PCB设计有很大关系。原则上我们要求每一个电路网络点都有测试点。电路设计要做到各个器件的状态进行隔离后，可互不影响。对边界扫描、的设计要安装可测性要求。2.2.4ICT在线加载原理在线加载相当于把编程器搬到ICT设备上运行。3ICT测试设备及夹具1-4 第2章TS设备硬件知识简介一、TS设备的硬件构成(TSHardware)1、MTG卡，完成MXI到GenRad的转换。2、RTC卡，实时控制卡，完成电脑和模拟/数字测试子系统之间的数据交换。3、CST卡，提供准确的时钟/同步/触发脉冲信号。4、Reference卡，在数字测试过程中为pin卡提供可编程的直流参考电压。5、CFB卡，用户性能测试卡，可对其功能进行自定义以完成指定的性能测试。6、DSM卡，提供可供用户使用的64M内存。7、AFTM卡，作为激励源，用以完成模拟性能测试。8、ICA卡，完成所有在线模拟测试，可起到电压/电流（源）、波形发生器、万用表等作用。集成了AWG、DMM、ACM、ACZ、DCS、DCM等功能模块。9、Pin卡，包括开关矩阵，提供数字测试中driver和receiver，同时每张Pin卡有16K内存可供用户使用，其中1K用于标准测试模式，15K用于快速测试模式。Figure:TestStationHardware二、数字子系统(DigitalSubsystem)数字子系统接收电脑发出的控制指令，通过设备和夹具之间的电路完成数字测试。数字子系统的最小需求配置如下：1、IntegratedSystemControllerBoard2、ParallelInputOutput(PIO)BoardPIO分为PIO(0)和PIO(1)，其中0在系统内部，控制真空口开、合，1为用户自定义部分，由用户自己选择何时开、合（手动吸合）事实上，设备中一共有5种类型的和数字子系统相关的硬件，它们是：•Pinboards•AnalogFunctionalTestModule(AFTM)•DeepSerialMemoryboard(DSM)•CustomFunctionBoard(CFB)•SystemFrequencyTimeMeasure(SFTM)logic(licensed)一台设备中最多只能安装1张AFTM卡，2张DSM卡和2张CFB卡。ICA卡、PIO卡,D/SPIN卡、AFTM卡,DSM卡以及CFB卡都被固定在PIN卡插槽中。2-1 三、设备工作模式(UUTWorkMode)UUT由ICA卡根据测试需求进行管理和控制，此种控制分为2种模式：HSC(HighSpeedController，inhigh-speedmode)和LSC(LowSpeedController，instandardmode)。CST卡通过设备接口向UUT提供测试电平、时钟信号以及触发信号；测试逻辑电平提供给UUT电路后，其测试结果将被PIN卡上的D/S接收。CST逻辑电平的提供和D/S接收测试结果的过程，在HSC模式下是同步进行的。HSC(HighSpeedController，高速控制器)HSC在高速数字脉冲执行过程中作用如下：•为数字子系统接收、存储微码指令•对存储在代码存储器中的微码指令进行译码，用来在测试过程中控制数字子系统的正常运作•在测试过程中指示内存地址并提供D/S控制信号•响应LSC工作模式下的信号并提供控制信号总线控制器和程序序列发生器Bus-ControllerandProgramSequencerFunctionsHSC在板上的一个的16-MHz晶振的时钟信号控制下，实现数据传递功能。当测试开始时，ICA使用一个和UUT同步的16-MHz内部时钟发生器为数字子系统提供工作时序。这个时钟信号驱动程序序列以并行的方式向所有D/S发送测试程序地址。根据从HSC逻辑接收到的时钟信号，每块PIN卡开始执行存储在D/S内存中的测试向量数据。High-SpeedVersusSlaveModes（与高速相对的从属模式）在高速模式下，当HSC逻辑接收到开始测试的命令时，将启动一个程序序列。这个程序序列向PIN卡发送与脉冲序列一致的测试向量地址信息；每个地址将引导PIN卡从D/S内存中读取一个测试向量信号，提供高、低电平去驱动测试管脚，同时用预定的状态与从测试管脚检测到的状态进行比较。作为测试的一个先决条件，控制器向D/S传送精确控制测试状态的信号，比如，某一时间哪个测试管脚被驱动，哪个被停止。在高速模式下，这些定时信号并非由HSC自己发出，而是从CST卡上传送过来的。LSC(LowSpeedController,低速控制器)LSC在低速数字测试过程中为数字子系统提供时钟和控制功能。在这些测试过程中，HSC进入从属模式，PIN卡的运行受LSC控制。四、PIN卡(PinBoards)一张PIN卡包含D/S电子器件、多路复用器、控制电路和高速/标准速度（从属模式）数字测试单元，PIN卡的逻辑功能是用来驱动和检测UUT（Unit-under-test）中预先选定的逻辑节点的电平，而所有测试活动的运转都是由ICA卡系统的进行着控制和管理的。PIN卡上的逻辑存储器中存储着将要被传输至测试电脑中的测试数据和结果。驱动和检测逻辑系列所需的参考电平由PIN卡提供，并且每个D/S都有其自己的参考DAC，一共有26种可用的逻辑电压可以被定制在TS设备中。D/S共有如下8种状态：•Idle（闲置）•Drivelow（输入低电平）•Drivehigh（输入高电平）•Senselow（输出低电平）2-2 •Sensehigh（输出高电平）•Hold（保持）•Drivewithdigitalinstrumentdata（数字仪表数据输入）•Sensewithdigitalinstrumentdata（数字仪表数据输出）每个最多128针点的PIN卡包含16个D/S电路和一个能够将每个D/S连接到16个不同针点的多路复用继电器（16个D/S，2:16复用，一共128个点）。不同类型的PIN卡包含16、32、64、128等不同的D/S数目，而且复用方式也不相同，有2:16、2:8、2:2等；总之，每个D/S电路能够连接到8个模拟测量线路（从A通道到H通道），其硬件包含一个用来对一个或者所有检测器进行循环冗余校验的并行CRC（循环冗余码校验器），以及连接到D/S的外部数字仪表总线。五、PIO卡（PIOBoard）PIO卡固定在PIN卡插槽中，为并行输入/输出通道和系统状态显示电路提供相应接口。Figure：PIOBoard所有到达PIO的信息都是通过ICA卡（IntegratedSystemController）从测试电脑上传递过来的。继电器功能模块位于PIO控制卡上，继电器在测试夹具或者外部设备中提供中继和TTL驱动/检测控制能力，有代表性的运用在通电、照明、传感器开关等方面。继电器有如下功能：•履行专用系统函数功能和系统运转；•检测测试夹具是否放置到位；•读取需要回读到电脑中的夹具标识码，电脑能够选择与特定的测试夹具相关的测试程序；继电器同样能够驱动真空系统，每个继电器就是一个和抑制二极管相连的集电极开路的三极管。•FixtureIDcode:16bit•Fixture&UUTvacuum•16TTLdrivers:-1.2mA(sourcing)at2.4V,+48mA(sinking)at0.4V•16TTLsenselines;eachinputappearsas1TTLload•6TTLsenselinepairswithsetandrestinputsforSPDTswitchdebounce•2TTLsenselineswithset-onlyinputs;resetsaregrounded•16relaydrivers:200mA,@.2V,typical,upto30Vmax.•8relaydrivers:200mA,@.5V,typical,upto80Vmax.2-3 六、接口和测试夹具（ReceiverandTestFixture）设备接口在测试设备（系统）和夹具之间作为一个力学和电子学的接口，真空系统用来让接口和测试夹具相互接触。设备接口面板上沿着测试夹具滑槽方向安装测试针，这些测试针固定在PIN卡插槽上方的接口上，与系统主板、各板卡以及电源之间是电气联接的。Figure:ViewofTsetStationLHReceiver,TestFixture,andUUT真空通过设备接口上的和测试夹具紧密衔接的两个端口连接到测试夹具上，第三个真空端口是在设备内部，连接到各板卡插槽上，用来将测试夹具和设备接口处的隔板吸下，使夹具和测试针紧密接触。测试夹具中包含了针床，用来支撑和连接印制电路板。在测试时，需要机械性的沿着设备接口上的导轨将夹具引导到位。测试夹具底部包含有定位脚和针式接头，在真空接通的情况下使夹具和设备接口上的测试针紧密接触。在测试夹具内部有特别的绕线用来连接夹具底部的接头和夹具顶部的针床。当一块单板被测试时，将被放置到夹具内部的针床上，测试系统将连接单板上的电路节点，真空开关开启，使测试夹具底部针式接头和弹簧支撑的设备接口的测试针紧密连接，同时真空将被测单板压到测试针床上。在设备接口的最左边是接口0，包含了9组测试针。这些针用来连接电源和夹具底部相应测试针，为单板提供电源。七、设备电源（UUTPowerSupplies）UUTpowersupplies提供电源到设备接口，然后通过测试夹具再回到设备。TS设备的电源一共有两种模式：可编程电源和固定电源。接下来对这两种电源供应方式进行描述：1.ProgrammableVoltageUUTPowerSupplies（可编程设备电源）可编程设备电源在正在执行的测试程序的控制下为设备提供电源，有以下可用功率：•0-7V@15A•0-20V@8A•0-60V@2.5A测试程序的相关信号通过IEEE标准的板卡从电脑上传递到设备电源模块中的设备控制单元，此控制单元控制所有安装在该模块中的电源供应。.Figure：ProgrammableVoltageUUTPowerSupplyConnections2-4 2.FixedVoltageUUTPowerSupplies（固定电源）可选择的固定电源提供3种固定输出电压到设备接口第0槽的第7组电源管脚。在这样的设计构造下，可编程电源的电压输出将不会连接到第7组。固定电源输出为：•+5V@6A•+/-12V@1.3A•+/-15V@0.75A线性滤波器对电源的3种交流输入电压进行滤波，过滤板上包含控制电路，可在功能软件控制下选择将这些电压输出连接/不连接到第7组，以及打开/关闭这些电压输出，同时对电源的直流电压输出进行滤波。PIO卡上的保险丝F6如果熔断，将会使这个过滤板失效。Figure：FixedVoltageUUTPowerSupplyConnections2-5 2-6 第3章S88设备硬件框图及各部分作用S88测试设备由硬件和软件两大部分组成。硬件主要有机体、电源、夹具接收面板、PIN卡和测试用电脑等；软件主要为泰瑞达专为S88系列开发的测试环境SPECTRUM。下面主要对S88测试设备的硬件部分及其功能和作用进行简要的描述。1操控台（Console）的基本构成S88测试设备的操控台，即S88测试设备可视化的操作部分，包括S88测试设备的桌面（tabletop）、操作员控制面板与插座控制面板等（panels）、固定测试用电脑等的扩展支架（expandablelegs）、以及设备定位脚轮（feet）等组成。其结构见图1-1。图1-1操控台基本构成2控制面板（ControlPanel）构成及其功能控制面板（见图2-1）位于操控台桌面的右下角，作为S88测试设备测试过程操控的一部分，完成测试过程的电源控制、夹具吸合和测试程序的开始与取消的功能，其按键名称和对应功能见表2-1。3-1 图2-1控制面板按键构成表1控制面板按键名称和对应功能按键名称（Switch）功能（Function）InterfaceVacuum控制设备测试针的面板和测试夹具接触底面间的真空PowerControl控制设备测试电源的开启和关闭FixtureVacuum22路真空（常开/程序自动开启/常闭）；（可选择的）FixtureVacuum11路真空，设备强制使用/接入的真空Start控制测试程序开始Cancel停止/取消正在进行的测试程序发的测试过程3信号插座连接面板（Testjackpanel）构成及功能信号插座连接面板位于S88测试设备前端的右侧，作为测试过程中各种信号的输出观察，其功能和作用通过设备与测试程序来表现。其构成和作用见图3-1和表3-1。图2-1信号插座连接面板构成表3-1信号插座连接面板各端口的名称和功能编号（Index）名称（Name）功能描述（Description）3-2 1Wriststrap静电屏蔽输入2EnvelopePRISM卡执行信号端口3MeasStrobePRISM卡测试观察端口4MeasSignalPRISM卡测试输入信号暂存端口5NodeFinder探测测试针接地端口6ExecEnv/Sync1可编程的向量同步处理端口17ExecClk/Sync2可编程的向量同步处理端口28TriggerBus向量处理输入端口4夹具接收界面（ReceiverInterface）夹具接收界面位于S88测试设备的桌面中间位置，作为S88测试设备和测试夹具之间的一种接口，主要由夹具接收面板、定位栓、定位孔、真空通道口、探针等组成，其各部分的位置分布见图3-1。图3-1夹具接收面板构成5交流电源系统（ACPower）S88交流电源系统位置S88测试设备的右侧，用来接入外部的交流电网的电源并S88测试设备分配各种对应等级的电源供设备的各个环节使用，兼顾稳压和分配电源等级电压的作用，其关联按键控制面板和对应功能见图4-1、图4-2、图4-3、图4-4、图4-5、图4-6和表4-1、表4-2。3-3 图4-1S88测试设备的交流电源系统S88测试设备的交流电源系统作为供电电网电压接入设备的借口，有着变压器和稳压器的作用，根据不同的跳线接入可为设备提供不同等级的压降，同时能保证共给给测试设备的压降不因供电电网的电压发生变化而产生大的波动。图4-2交流电源跳线连接端口3-4 图4-3交流电源的跳线连接和等级电压的供给图4-4交流电源系统控制面板1表4-1交流电源系统控制面板1构成和作用编号（Index）名称（Name）功能描述（Description）1Fuse保险2Fault&PowerLEDs电源故障指示灯3Unswitchedoutlets电源转换输出端口4CircuitbreakerCB3设备供给外部120V开启开关5CircuitbreakerCB2设备内部供给120V开启开关3-5 6MainACcircuitbreakerCB1交流电源接入开关7Facilityground设备接地8ACpowerinput交流电源接入图4-5交流电源系统控制面板2表4-2交流电源系统控制面板2构成和作用编号（Index）名称（Name）功能描述（Description）1TestHeadInhibitswitch设备内部供电总开关2Remoteaccess远程控制协助3Wriststrapreceptacle设备地连接4CableaccessslotsIEEE线缆接口图4-6S88测试单板时的供给电源S88测试单板时的供给电源位于交流电源的前端位置，为单板测试提供各种电压，其供给和分配通过PRISM卡和VP卡来实现。其共3组电源模块，其电源是可编程的，每一组电源模块可为测试提供50到200W的功率，最大能提供600W的电源功率，为测试提供5V24V55V等不同等级的测试用的直流电压。6真空系统（Vacuum）3-6 S88测试设备真空系统位于设备的底部（真空系统1）和左侧（真空系统2），主要为测试过程中提供测试设备和测试夹具在测试过程中的吸合动力。其外形结合结构见图5-1。图5-1S88测试设备真空系统7S88测试用PIN卡描述和分配（DescriptionsandAssignments）7-1PCI/MXI卡（inthecomputer）PCI/MXI卡内置于电脑内的PCI卡槽内，做为测试系统和PC机之间的接口，完成PCI总线和MXI总线之间转换。7-2VXI-MXI-2卡(Chassis0,Slot0andChassis1,Slot0)VXI-MXI-2卡位于设备前端PIN卡底盘（Chassis0）和后端PIN卡底盘（Chassis1）的第0槽（Slot0），做为测试系统中断和测试电脑的交互接口，完成系统中各种卡之间的信号传递。7-3FIB卡（Chassis0,Slot0）FIB卡位于设备前端PIN卡底盘（Chassis0）和后端PIN卡底盘（Chassis1）的第0槽（Slot0），位于VXI-MXI-2卡上端位置，为内部测量仪器与DUT信息交流的接口。7-4VXI/VectorProcessorCard(Chassis0,Slot1)VP卡位于设备前端PIN卡底盘（Chassis0）第1槽（Slot1），完成所有数字测试的激励和测量，为系统设备提供测试的时钟信号，作为设备系统控制面板或测试面板的接口，通过它把电源供应，真空系统，和MultiScan硬件连接起来。7-5PRISM(Chassis0,Slot2)PRISM卡位于设备前端PIN卡底盘（Chassis0）第2槽（Slot2）即信号测量精度集成模块，是设备的模拟测试模块完成所有模拟测试（电阻，电容，电感器，电压等）的测量，也是通过VXI总线连接到设备的背板上。7-6VXI/VectorExtenderBoard(Chassis1,Slot1)VXI/VPExtender卡为VP卡的扩展卡，位于设备后端PIN卡底盘（Chassis1）的第1槽（Slot1）功能和VP卡相同。3-7 7-7CC3卡（Chassis0,Slot12）CC3卡位于设备前端PIN卡底盘（Chassis0）的第1槽（Slot12），除了可以作为普通的CC2卡使用外，主要还作为ILDP/FLASH等加载使用。7-8CC2卡（Chassis0,Slot3-11/12；Chassis1,Slot3-12）CC2卡作为测试用通用的通道卡，包括开关矩阵，提供数字测试中driver和recevier，位置可以互相对换不影响测试结果。7-9上记测试用PIN卡的对应位置分布见图6-1、图6-2。图6-1设备前端PIN卡底盘的PIN卡分布图6-2设备后端PIN卡底盘的PIN卡分布3-8 第4章隔离(Guarding)技术原理1.隔离技术原理（GUARDING)隔离技术是ICT有别于万用表，是ICT特有的一种技术．因电路板上的元器件都是串并联在一起的，直接测试会受周边零器件的影响而造成测试数值不准确，故在ICT里面有一种非常重要的技术，它就是隔离技术，通过隔离来屏蔽其他零器件的影响。如图所示：隔离是利用运算放大器的“虚断”和“虚短”原理使C点的电位保持和B点基本等同接地，电压为0V。隔离一般为分二种：隔离ＶＣＣ与地。一般电阻测试都是隔离ＶＣＣ，电容测试隔离地（ＧＮＤ）隔离点（Ｇ点）的设置一般在３个以下，三个以上的隔离点使用效果也不太2.隔离(Guarding)原理描述:Rx是待测阻抗，R1、R2是电路板上与Rx有连接关系的阻抗的等效值。只要使G与F点同电位，R2中无电流流过，仍然有Ix=Iref，Rx的等式不变。将G点接地，因F点虚地，两点电位相等，4-1 则可实现隔离。实际实用时，通过一个隔离运算放大器使G与F等电位。3.隔离器件的原理：（图1）同时测试三个电阻器时，电阻并联测试会对R8电阻测试值因串/并联回路的器件拉低影响然而测试出电阻的实际值不准确。公式：Rx=R8*(R4+R26)/(R2+R4+R26)=2K*(12K+47K)/(2K+12K+47K)=1.934K（图2）隔离电阻器R8的另一端将R8~R4的一端隔离对地，单一测试R8的阻值为电阻的实际值。ICT隔离技术重点对受周边零器件的影响而造成测试数值不准确通过对ICT的隔离技术对受影响的器件隔离程隔离技术第5章电阻测试1、电阻测试原理利用万用表内部电路构造（测量线路：测量线路是用来把各种被测量转换到适合表头测量的微小直流电流的电路，它由电阻、半导体元件及电池组成）测量电阻阻抗，测量线路能将各种不同的被测量（如电流、电压、电阻等）、不同的量程，经过一系列的处理（如整流、分流、分压等）统一变成一定量限的微小直流电流送入表头进行测量，最后通过LED或LC5-2 D显示。通过电阻的分流及分压作用从而提高电路性能，降低损耗。在测试电阻时，ICT设备相当于一个高级万用表。2、电阻分类1、实芯碳质电阻器用碳质颗粒壮导电物质、填料和粘合剂混合制成一个实体的电阻器。特点：价格低廉，但其阻值误差、噪声电压都大，稳定性差，目前较少用。2、绕线电阻器用高阻合金线绕在绝缘骨架上制成，外面涂有耐热的釉绝缘层或绝缘漆。绕线电阻具有较低的温度系数，阻值精度高，稳定性好，耐热耐腐蚀，主要做精密大功率电阻使用，缺点是高频性能差，时间常数大。3、薄膜电阻器用蒸发的方法将一定电阻率材料蒸镀于绝缘材料表面制成。主要如下：3.1碳膜电阻器将结晶碳沉积在陶瓷棒骨架上制成。碳膜电阻器成本低、性能稳定、阻值范围宽、温度系数和电压系数低，是目前应用最广泛的电阻器。3.2金属膜电阻器。用真空蒸发的方法将合金材料蒸镀于陶瓷棒骨架表面。金属膜电阻比碳膜电阻的精度高，稳定性好，噪声，温度系数小。在仪器仪表及通讯设备中大量采用。3.3金属氧化膜电阻器在绝缘棒上沉积一层金属氧化物。由于其本身即是氧化物，所以高温下稳定，耐热冲击，负载能力强。3.4合成膜电阻将导电合成物悬浮液涂敷在基体上而得，因此也叫漆膜电阻。由于其导电层呈现颗粒状结构，所以其噪声大，精度低，主要用他制造高压，高阻，小型电阻器。4、金属玻璃铀电阻器将金属粉和玻璃铀粉混合，采用丝网印刷法印在基板上。耐潮湿，高温，温度系数小，主要应用于厚膜电路。5、贴片电阻SMT片状电阻是金属玻璃铀电阻的一种形式，他的电阻体是高可靠的钌系列玻璃铀材料经过高温烧结而成，电极采用银钯合金浆料。体积小，精度高，稳定性好，由于其为片状元件，所以高频性能好。6、敏感电阻敏感电阻是指器件特性对温度，电压，湿度，光照，气体，磁场，压力等作用敏感的电阻器。敏感电阻的符号是在普通电阻的符号中加一斜线，并在旁标注敏感电阻的类型，如：t.v等。6.1、压敏电阻主要有碳化硅和氧化锌压敏电阻，氧化锌具有更多的优良特性。6.2、湿敏电阻由感湿层，电极，绝缘体组成，湿敏电阻主要包括氯化锂湿敏电阻，碳湿敏电阻，氧化物湿敏电阻。氯化锂湿敏电阻随湿度上升而电阻减小，缺点为测试范围小，特性重复性不好，受温度影响大。碳湿敏电阻缺点为低温灵敏度低，阻值受温度影响大，由老化特性，较少使用。氧化物湿敏电阻性能较优越，可长期使用，温度影响小，阻值与湿度变化呈线性关系。有氧化锡，镍铁酸盐，等材料。6.3、光敏电阻光敏电阻是电导率随着光量力的变化而变化的电子元件，当某种物质受到光照时，载流子的浓度增加从而增加了电导率，这就是光电导效应。6.4、气敏电阻5-2 利用某些半导体吸收某种气体后发生氧化还原反应制成，主要成分是金属氧化物，主要品种有：金属氧化物气敏电阻、复合氧化物气敏电阻、陶瓷气敏电阻等。6.5、力敏电阻力敏电阻是一种阻值随压力变化而变化的电阻，国外称为压电电阻器。所谓压力电阻效应即半导体材料的电阻率随机械应力的变化而变化的效应。可制成各种力矩计，半导体话筒，压力传感器等。主要品种有硅力敏电阻器，硒碲合金力敏电阻器，相对而言，合金电阻器具有更高灵敏度。3、电阻测试过程3.1S88设备测试3.1.1电阻测试举例说明,如下图：该示例页显示典型的电阻编程电阻测试。通过选定电阻的激励点和测量点在测试页面中进行设置，激励点和测量点的选取按照网络周围环境的复杂程度进行选取，一般选取周围环境较简单的点左右测量点，原因为这样在测试器件时，尽量减少其它器件的影响，保证器件的准确性。选定好激励点和测量点后，器件通过测试夹具的相应针点和相应的PIN卡、PRISM和DUT构成一个回路。设备PIN上都是有Memory的，通过DUT对单板及PIN上电，再通过PIN上相应的继电器的闭合从而使PRISM卡上相关模块（MOA）测量一个数值，并且PIN卡存储的测试程序范围进行比较。对于一个多线测试，指定多个节点上的激励点或测量点，并选择遥感。在选择节点（和电线夹具），最简单的方法是选择渠道，这是最低限度的32个节点分开法。为了配合PIN卡上的继电器动作，然后测试出一定的测量值，连接到正确的驱动器或MXI总线上。或者，您选择的渠道可以为16个节点分开法。3.1.2测试电路原理图5-3 上图为测试模拟元件的通用测试原理图。它可以被编程为longhand模式，选择测试类型。基于组件的性能和类型，系统会选择必要的激励值和类型，通常200mV直流或更少，并通过信号将MOA模块，PIN卡和模拟底板上的各种继电器连接，从而实现测试器件的动作。3.2TS设备测试3.2.1Resistors(TwoTerminalMeas)TwoTerminalMeas测试即为两端测试，通过设备DUTSource对设备PIN卡上的Driver进行驱动，来测量相应位置的器件，这样就是PIN卡上的驱动和单板的电阻通过夹具的针点和绕线构成了一个最基本的模拟测试电路，通过环回通路进行测试，具体如下图所示：ForExample：测试R，我们选择电阻两端的一段作为激励点，另一端作为测量点，如图，我们选取Nail12为激励点（CHA），选择Nail13作为测量点。注：电阻一般都是存在网络中的，所有选择电阻激励点和测量点同样很重要。那么，如何选择激励点和测量点？为了测试更准确，①端点网络简单首选为测量点。一般都希望测试的器件在测量时受外界的干扰最小才是最优化的选择方式，所以被测试的器件所在的网络越简单，所测器件受到的干扰就会越小。②网络中存在大量的电源点，即使网络很简单，但是此点一般被选为激励点，因为在电路中电源点几乎遍布整个PCB板，所有可想而知，被选为测量点所点来的后果。③两端点网络中均有电源点，一般是具体的情况来选择端点进行测试。3.2.22-TerminalMeasurement2-TerminalMeasurement测试即为两线测试，一般此种测试使用在连接两个网络形成一个大的网络的端点电阻测量。电阻两端都具备电压源或电流源，所以一般通过反馈电阻及反馈电压系5-4 数比来进行测量，测试原理图如下：3.2.34-TerminalMeasurement举例说明测试过程，以4-TerminalkelvinMeasurement为例：4-TerminalkelvinMeasurement（开尔文测试）就是通常所说的四线测试方式，四线开尔文测试的目的是扣除导线电阻带来的压降。一般30cm长导线的等效电阻大概是十豪欧姆到百豪欧姆，如果通过导线的电流足够大（比如是安培级别的话），那么导线两端的压降就到达几十或上百mV。如想准确的测量负荷两端的电压就必须扣除导线电阻带来的压降，开尔文的等效电路图如下：其中RL等效为被测试器件，通过V/I源的Force线为器件提供恒流，通过Sense线测量RL两端的电压。而Force和Agnd导线均存在等效电阻，当流经的电流较大时，势必产生比较大的压降。由于Sense和Dgs直接接到负载两端，且输入阻抗极高，故流经这两个导线的电流可是为零，从而能精确测量负载两端的电压，进而准确的定位器件。TS设备内部的开尔文测试原理图：5-5 4、测试过程出现异常如何处理.电阻测试异常一般有以下机种：①测试值偏大、偏小或测不到数值。原因：（1）测试单板器件异常导致。（2）测试夹具或设备针床上相应位置的针点出现异常导致。（3）器件被测试网络中其它异常器件拉高阻值，一般电源模块会出现此问题，电阻阻抗被拉高或拉低。(4)器件变更：测试器件执行ECA或临时技改等。（5）前工序使用物料批量错误。5-6 第6章电容测试过程1电容基础知识电容器是一种能储存电能的元件。它是由两块互相靠近但彼此绝缘的金属片组成的。两块金属片这间的绝缘材料叫做绝缘介质。电容器习惯上简称为电容，在电路图中，用字母“C”来表示。1.1电容器的特性两块金属板相对平行而不相碰就构成了一个最简单的电容器。如果把金属板的两端分别接到电池的正、负极，那么接正极的金属板上的电子就会被电池的正极吸引过去，而接负极的金属板，就会从电池的负极得到大量的电子。这种现象就叫电容器的“充电”。充电就停止，电路就没有电流，这就等于一个电阻极高的电路，接在电源上相当于开路，这就是电容器能隔断直流电的道理。如果将电容器从电池两极脱开，然后用导线把电容器两金属板接起来，在刚接通的一瞬间，电路便有电流流通，这个电流与原充电时的电流方向相反。随着电流的流动，金属板之间的电压也逐渐降低，直到两金属板上的正负电荷完全消失，这种现象叫“放电”。如果电容器的两金属板接上交流电时，因为交流电的大小和方向在不断地有电流流动。这就是电容器能通过交流电的道理。1.1电容器按种类可分：（1）固定电容：这种电容体积小，电容量固定，用途比较广泛，无论在高频电路还是在低频电路均有使用，按其绝缘介质又可分为：纸介质，金属化介质，云母，陶瓷，有机薄膜，玻璃釉……等。（2）电解电容：这种电容的容量较大，其容量也是固定的，它有正负极之分，使用时应按规定不能接错。该类电容损耗较大，绝缘电阻小，漏电大，多用于电源滤波或低频电路中信号耦合。铝电解电容(3)半可变电容：顾名思义，“半可变”说明它的容量可以在较小的范围内变动使常用的有瓷介质微调，有机膜介质微调，拉线微调等。（4）可变电容：是说明它的容量可以在一不定期范围内变动，常用的单连，双连或四连：双连又可分为等容（每连最大容量相等）、差容（每连最大容量不等）两种，其按外形又有大型空气又连和小型密封双连之分。使用这种电容器要分清动片和定片，一般应把动片与电路中接地点连接，这样可以减小人体感应。1.2电容按结构分：按照结构分三大类：固定电容器、可变电容器和微调电容器。按电解质分类有：有机介质电容器、无机介质电容器、电解电容器和空气介质电容器等。按用途分有：高频旁路、低频旁路、滤波、调谐、高频耦合、低频耦合、小型电容器。高频旁路：陶瓷电容器、云母电容器、玻璃膜电容器、涤纶电容器、玻璃釉电容器。6-1 低频旁路：纸介电容器、陶瓷电容器、铝电解电容器、涤纶电容器。滤波：铝电解电容器、纸介电容器、复合纸介电容器、液体钽电容器。调谐：陶瓷电容器、云母电容器、玻璃膜电容器、聚苯乙烯电容器。高频耦合：陶瓷电容器、云母电容器、聚苯乙烯电容器。低频耦合：纸介电容器、陶瓷电容器、铝电解电容器、涤纶电容器、固体钽电容器。小型电容：金属化纸介电容器、陶瓷电容器、铝电解电容器、聚苯乙烯电容器、固体钽电容器玻璃釉电容器、金属化涤纶电容器、聚丙烯电容器、云母电容器。1.3电容器的基本参数（1）电容量：是表示电容在一定电压条件下储存电能的本领，它的基本单位是“法拉”简称“法”，用字母“F”或“f”来表示。在实际应用中嫌“法拉”的单位太大，就用法拉的百万分之一作单位，叫“微法”用字母“μF”也有用“MFD”来表示，有时仍嫌微法太大，用微法的百万分之一作单位，叫“微微法”用μμF，PF或P来表示，其换算关系是：1法拉（F）=1000000微法拉（μF）1微法拉（μF）=1000000微微法拉（μμF或P）（2）工作电压：工作电压表示电容长期（通常不少于1万小时）可靠的安全工作最高电压，如果超过工作电压的百分之五十就有可使绝缘介质被破坏，即所谓“击穿”。工作电压都直接标在电容上。电容器上标明的耐压值，都是指直流电压，用在交流电路中，则应注意所加的交流电压的最大值（峰值）不能超越电容器上所标明的电压值。可变电容器的绝缘电阻或称漏电电阻。绝缘电阻越大，表明电容器的质量就越好。电解电容在使用中，一定要分清引脚极性，正极要接在电压高的一端，负极要接在电压低的一端，另外注意不要超过电容的耐压。（3）电容的容量、耐压和引脚极性往往可以从封装胶皮上的印字来识别，一般都标示在负极，同时有的还有标明最高工作温度。对于新的电解电容器，还可以从脚的长短来确定正负极，长脚为正极，短脚为负极。陶瓷电容的主要参数就是容量，一般均不标耐压，特殊用途的耐高压的陶瓷电容才会标出耐压。陶瓷电容的使用不需要分正负极，两端可以任意调换使用。1.4电容极性电容分为有极性和无极性两种（1）无极性电容：无极性电容在插件时不用区分极性，只要插入相应的回路即可，如：簿膜电容器，瓷介电容器等簿膜电容器（2）有极性电容：有极性电容在插件时要注意区分极性，按照正确的极性插入相应的回路，即电容的正极对PCB板丝印的正极，电容负极对于PCB板丝印的负极。如下图：6-2 2.1电容的测试原理：2.1ICT模拟器件的基本测试方法2.1.1模拟器件测试利用运算放大器进行测试。由“A”点“虚地”的概念有：∵Ix=Iref∴Rx=Vs/V0*RrefVs、Rref分别为激励信号源、仪器计算电阻。测量出V0，则Rx可求出。若待测Rx为电容、电感，则Vs交流信号源，Rx为阻抗形式，同样可求出C或L。2.1.2隔离（Guarding）上面的测试方法是针对独立的器件，而实际电路上器件相互连接、相互影响，使Ix笽ref，测试时必须加以隔离（Guarding）。隔离是在线测试的基本技术。隔离技术是ict有别于万用表，是ＩＣＴ特有的一种技术．因电路板上的元器件都是串并联在一起的，直接测试会因周边零件的影响而造成测试数值不准确，故在ICT里面有一种非常重要的技术，它就是隔离技术，通过隔离来屏蔽其他零件的影响。如图所示：6-3 隔离是利用运算放大器的“虚断”和“虚短”原理使C点的电位保持和B点基本等同接地，电压为0V。隔离一般为分二种：隔离ＶＣＣ与地。一般电阻测试都是隔离ＶＣＣ，电容测试隔离地（ＧＮＤ）隔离点（Ｇ点）的设置一般在３个以下，三个以上的隔离点使用效果也不太好。2.1.3GUARDING的方法：1：DEBUG，元器件链接复杂的一端可为激励，而另一端相对简单的可作为测量端。2：大电阻测试时，若出现偏差较大，可适当增大激励电压。2.2固定AC电压源(ConstantACVoltage)测试原理对于不同阻抗的电容,ICT本身会自动选择一个适当频率的AC电压源,作为测试使用,其频率计有:1KHz,10KHz,100KHz,对于极小阻抗值的电容或电感将需要较高频率的AC电压源,再测量被测元件两端的电压源,由于V=Ic*Zc,而V及Ic或Il已知,故得知Zc=1/2π*f*C或Zl=2πfL,又因f已知,故即可得知电容C或电感L值.如图：3.电容的测试过程3.1电容的极性测试电容极性的测试若是呀电容值的测试方式，将无法测试出来，因为电容与正反插时，其电容值都非常接近，但若使用测量电容的漏电流（LeakageCurrent）方式，则可以测量出来，因为正向的电容漏电流小于反向的电容漏电流，然而因为电路效应关系，例如：电容并联IC或电感等元件时，将会使得两者的漏电流差异不大，而无法测试，故一般电容极性使用漏电流测试方法，其可测率约45.55%左右，故其测量的方式为：提供一个DC可程式电压源，连接与电容两端，再去测量其正向漏电流值即可（见下图）6-4 3.2电容大小的测试电容的在线测试与电阻测试基本原理，只是TS机台与S88的机台有稍微的区别。3.2.1TS机台的电容在线测试上图为TS机台测试电容部分的电路图，通过设备DUT给单板设备PIN卡上电后，单板器件上的测试和激励针点与PIN卡上的Drive及Sense构成回路，从而由ICA卡上的MUX模块进行直接测量。设备的DUT给PS供电，PS再供电给ICA卡，ICA输出一个交流电压源作为激励源，激励电压通过激励点CHA进入电容，经过设备pin卡上的memory以及继电器的闭合，CHD作为隔离点与地相连，通过测量CHB点的电流I，系统软件然后使用所测出的I值计算出实际电容的大小。3.2.2举例说明S88机台的电容测试设该示例页显示典型的电阻编程电容测试。通过选定电阻的激励点和测量点在测试页面中进行设置，激励点和测量点的选取按照网络周围环境的复杂程度进行选取，一般选取周围环境较简单的6-5 点作为测量点，原因为这样在测试器件时，尽量减少其它器件的影响，保证器件的准确性。选定好激励点和测量点后，器件通过测试夹具的相应针点和相应的PIN卡、PRISM和DUT构成一个回路。设备PIN上都是有Memory的，通过DUT对单板及PIN上电，再通过PIN上相应的继电器的闭合从而使PRISM卡上相关模块（MOA）测量一个数值，并且PIN卡存储的测试程序范围进行比较。对于一个多线测试，指定多个节点上的激励点或测量点，并选择遥感。在选择节点（和电线夹具），最简单的方法是选择渠道，这是最低限度的32个节点分开法。为了配合PIN卡上的继电器动作，然后测试出一定的测量值，连接到正确的驱动器或MXI总线上。测试电路原理与TS设备一样。6-6 第7章二极管测试过程一．二极管的工作原理二极管为一个由P型半导体和N型半导体形成的P-N结，在其界面处两侧形成空间电荷层，并建有内电场。当不存在外加电压时，由于P-N结两边载流子浓度差引起的扩散电流和内电场引起的漂移电流相等而处于电平衡状态。当外界有正向电压偏置时，外界电场和内电场的相互抑消作用使载流子的扩散电流增加引起了正向电流。当外界有反向电压偏置时，外界电场和内电场进一步加强，形成在一定反向电压范围内与反向偏置电压值无关的反向饱和电流。7-1 二.二极管的导电特性二极管最重要的特性就是单方向导电性。在电路中，电流只能从二极管的正极流入，负极流出。1.正向特性。在电路中，将二极管的正极接在高电位端，负极接在低电位端，二极管就会导通，这种连接方式，称为正向偏置。当加在二极管两端的正向电压很小时，二极管不能导通，流过二极管的正向电流十分微弱。只有当正向电压达到某一数值（门槛电压）以后，二极管才能直正导通。导通后二极管两端的电压基本上保持不变，称为二极管的“正向压降”。2.反向特性。在电路中，二极管的正极接在低电位端，负极接在高电位端，此时二极管中几乎没有电流流过，此时二极管处于截止状态，这种连接方式，称为反向偏置。二极管处于反向偏置时，仍然会有微弱的反向电流流过二极管，称为漏电流。当二极管两端的反向电压增大到某一数值，反向电流会急剧增大，二极管将失去单方向导电特性，这种状态称为二极管的击穿。三．二极管的主要参数1、最大整流电流7-2 是指二极管长期连续工作时允许通过的最大正向电流值，其值与PN结面积及外部散热条件等有关。2、最高反向工作电压加在二极管两端的反向电压高到一定值时，会将管子击穿，失去单向导电能力。为了保证使用安全，规定了最高反向工作电压值。3、反向电流反向电流是指二极管在规定的温度和最高反向电压作用下，流过二极管的反向电流。反向电流越小，管子的单方向导电性能越好。四．万用表测试二极管性能测试前先把万用表的转换开关拨到欧姆档的RX1K档位（注意不要使用RX1档，以免电流过大烧坏二极管），再将红、黑两根表笔短路，进行欧姆调零。1、正向特性测试把万用表的黑表笔（表内正极）搭触二极管的正极，红表笔（表内负极）搭触二极管的负极。若表针不摆到0值而是停在标度盘的中间，这时的阻值就是二极管的正向电阻，一般正向电阻越小越好。若正向电阻为0值，说明管芯短路损坏，若正向电阻接近无穷大值，说明管芯断路。短路和断路的管子都不能使用。2、反向特性测试把万且表的红表笔搭触二极管的正极，黑表笔搭触二极管的负极，若表针指在无穷大值或接近无穷大值，管子就是合格的。五．ICT测试二极管原理测试二极管通过测量特征电压、电流来判断元器件的好坏。通常二极管测试有两个步骤：1测试正向压降（一般只测正向压降）2测试反向泄露电流TS上测量二极管的方法TS设备上是测量二极管的导通门限电压，在M与S点之间增加电流用Vm测量通过Rs的电压，当电压达到二极管导通门限电压后，即使电流继续增加，加在二极管两端的电压基本不变，若开路或二极管方向接反则Vm测试值趋近于0mv。图中VF即为门限值。举例：D13:/*D13(650MVOLTS)*/SETSCANAT(CHA=N04667:CHB=P5VD:CHC=0:CHD=0);SETDCIDCSI=50.000001MV=3DLY=20M;（输入电流，限压）MEASDCVDCMINTOVVAL1LO=769.999981MHI=1.378MAX=690.556M（测量电压）CMSG='D13'DMSG='FORWARDVOLTAGE'PMSG='D1315010029'7-3 [BRANCHD13F;];SETDCIDCSI=0V=3;/*CLEARONPASS*/BRANCHD13P;D13F:SETDCIDCSI=0V=3;/*CLEARONFAIL*/D13P:DEBUG:DEBUG时可做swap看看，正常来说一边要PassV=0.7V而一边FailV>2.1V。DEBUG时可调I.(I不可超过DIODE的限流)DEBUG时可调DLY。7-4 第8章三极管测试过程一、三极管概念三极管是半导体电子器件，由两个PN结组成，有3个管脚，分别为集电极(C)，基极(B)，发射极(E)，有PNP和NPN型两种。是一种电流控制电流的半导体器件。作用:把微弱电信号放大成辐值较大的电信号,也用作无触点开关.二．三极管工作状态1.截止状态：当加在三极管发射结的电压小于PN结的导通电压，基极电流为零，集电极电流和发射极电流都为零，三极管这时失去了电流放大作用，集电极和发射极之间相当于开关的断开状态，三极管处于截止状态。2.放大状态：当加在三极管发射结的电压大于PN结的导通电压，并处于某一恰当的值时，三极管的发射结正向偏置，集电结反向偏置，这时基极电流对集电极电流起着控制作用，使三极管具有电流放大作用，其电流放大倍数β＝ΔIc/ΔIb，三极管处放大状态。3.饱和导通状态：当加在三极管发射结的电压大于PN结的导通电压，并当基极电流增大到一定程度时，集电极电流不再随着基极电流的增大而增大，而是处于某一定值附近不怎么变化，这时三极管失去电流放大作用，集电极与发射极之间的电压很小，集电极和发射极之间相当于开关的导通状态。三极管处饱和导通状态。三．三极管的测试主要参数1．工作电压/电流:用这个参数可以指定该管的电压电流使用范围.8-1 2．HFE:电流放大倍数.3．VCEO:集电极发射极反向击穿电压,表示临界饱和时的饱和电压.四．万用电表检测三极管1．测NPN三极管：将万用表欧姆挡置"R×100"或"R×1k"处,把黑表笔接在基极上,将红表笔先后接在其余两个极上,如果两次测得的电阻值都较小,再将红表笔接在基极上,将黑表笔先后接在其余两个极上,如果两次测得的电阻值都很大,则说明三极管是OK的。2。测PNP三极管:将万用表欧姆挡置"R×100"或"R×lk"处,把红表笔接在基极上,将黑表笔先后接在其余两个极上,如果两次测得的电阻值都较小,再将黑表笔接在基极上,将红表笔先后接在其余两个极上,如果两次测得的电阻值都很大,则说明三极管是好的。五．ICT测量三极管三极管测试三极管测试：测试BC极和BE极之间的正向压降，这和二极管的测试方法相同。测试三极管的放大作用：在BE极加一基极电流，测试CE极之间的电压。TS测试三极管方法三极管测试线路连接TS机器主要测试三极管的两个性能1）导通压降Vm2）放大倍数=（（IE1-IE2)-(IB1-IB2))/(IB1-IB2)举例：Q2:/*NPN(BETAOF20)*/USEFSUB=FAILQDCSCMSG='Q2'PMSG='';SETSCANAT(CHA=0:CHB=_2I793__3N204:CHC=_GND:CHD=_2I793__3N203,0);SETDCIDCSI=-11.5MV=5DLY=0;(设定电流I1限压5V)8-2 TESTDCIDCS[BRANCHQ2F;];USEFSUB=FAILXTOR;MEASDCVDCMINTOVVAL1LO=300MHI=900MMAX=900M(测试偏压)DMSG='VBE'[BRANCHQ2F;];MEASDCIDCMINTOIVAL1MAX=-575URDLY=0;SETDCIDCSI=-9.5MV=5;(设定电流I2)MEASDCIDCMINTOIVAL2MAX=-575URDLY=0;LETCBETA=(-2M-(IVAL1-IVAL2))/(IVAL1-IVAL2);（利用公式算出BETA(放大倍数)值）IFCBETA<0THENLETCBETA=-CBETA;TESTARITHCBETALO=20HI=200DMSG='CBETA';SETDCIDCSI=0V=5;/*CLEARONPASS*/BRANCHQ2P;Q2F:SETDCIDCSI=0V=5;/*CLEARONFAIL*/Q2P:DEBUG:1.偏压测试FAIL可SWAP试试看(如同测DIODE)。2.BATE的测试是利用公式算出，可调I的设定值.（I不可限流）3.可调试DLY.4.NPN型晶体I为负值，PNP型晶体I为正值.第9章上下电过程描述ICT上电的准备工作：a：开短路测试正常b：器件的所有模拟测试正常一、ICT上电过程设备上电（以S88为例）从电源从设备电源供给到设备的电源卡上（图一），再由设备电源卡供给到设备针床上，由针床上的测试针（图二）供给到夹具上，再由夹具上测试针供给给待测PCB板上。9-3 （一）（二）电源向测试夹具可提供3个范围可编程电源（5V@30A,24V@2A,24V@2A），3类标准电源（5V，24V，55V）。可编程电源最小单位为0.1V。S88设备提供标准电源图（三）。（三）PowerSupply9-4 测试PowerSupply包括两个部分：1.PCBA上电2.测量上电设备上电（以TS为例）从receiver俯视图上标识出了给夹具以及UUT供电的位置Position0Powersupply可以通过receiver向测试夹具提供两种类型的电源，一种是可编程的电源（Programmablevoltage），另一种是稳定电源（Fixedvoltage），这两种电源都是通过Position0上的Group7向UUT供电。可编程电源Powersupply可以向测试程序中提供三种不同范围的可编程电源类型电压电流DC0～7V15ADC0～20V8A9-5 DC0～60V2.5A标准电源标准电源为交流有两种输出方式，可以同时输出三组不同的电压，分别为下表：类型电压电流+5V6AAC±12V1.3A±15V0.75A供电方法与Receiver连接方式如下注意事项（1）上电后不能手动吸合夹具（2）上电后不可带电拔插PIN卡9-6 二、ICT下电过程测试过程注上电完成测试后，ICT测试仪开始下电，下电过程如下：1、首先将上电电压降为零：避免下电时瞬时高压的大电流，损坏设备，起保护作用；2、设备将上电电源断开：直接将电源关闭；3、设备放电：测试完成后单板上面可能在电容等处还保有部分电压，为了设备安全及单板不出问题，设备给予相关器件连接一个10欧姆的电阻进行放电，直至电压低于40mV。9-7 第10章FS测试过程描述FrameScan利用电容藕合测量技术探测管脚的连接，可检测组件引脚是否开路及连接器的安装问题。FrameScan采用增强的电路内部藕合技术，透过将一个AC信号加至未供电的节点，然后测试待测组件或连接器附近的藕合电压，使用户获得更加精确和可靠的测试结果。FrameScan的硬件电路改进在于加入了一个低噪声运算放大器，提高了主动测试器的前端增益，最小化了对其他电路的噪声影响。软件电路的改进在于具有一个自动精密度模式，对于微弱信号可增加采样的次数。1S88-FS测试过程描述如图1-1，FrameScan测试由PRISM卡、FrameScanMUX-Board、放大器和感应片等组成的测试电路对IC进行的FrameScan测试,PRISM卡为FrameScan测试提供激励和进行测试。图1-1FrameScan测试时的连接电路如图1-2所示，PRISM卡通过设备的背板电路的VXI总线和CC2卡连接起来，CC2卡再利用其和设备针床的连接关系和夹具上的MuxBoard和感应片、放大器等组成一个实体的测试回路对所测试的IC进行FrameScan测试。图1-2FrameScan测试是通过VP卡接口为其提供FrameScan测试时的激励（AC：±15，+5V等激10-1 励源），如图1-3所示，同时还通过VP卡接口为其提供时钟（CLK）、复位（RESET）等信号以及提供FrameScan测试的IC测试相关数据（DATA）。图1-3FrameScan测试的夹具线路连接如图1-4所示，设备上的测试卡通过VXI总线和针床等和夹具上的MuxBoard直接相连。通过PIN卡的有选择地为测试IC追加测试电压后，在CLK、RESER和DATA等的信号作用下，通过MuxBoard等对IC读取测试信号，然后由PRISM对读取的测试信号进行运算并将运算的结果送至RAM存储器，再通过测试软件判定其测试结果是PASS或者FAIL，即FrameScan测试。图1-4FrameScan的工作页面如图1-5所示，包含参数主要有：PinNum(IC的引脚号),CHName（测试软件里对应PinNum项的回路名）,Thresh(mv)（判定范围下限，单位为MV）,Meas(mv)（FrameScan的测量值，单位MV）,GNDExceptios（GUARD参考点）,PinType（FrameScan测试引脚的类型）,Status（测试的判定结果，PASS或者FAIL）等。10-2 图1-5FrameScan测试的PinTypes为其测试中唯一可以加以选择的项，如图1-6所示，1)NORMal--信号引脚是无关电源，接地，或其他信号引脚的器件。2)NORMalTIED--与另一个信号引脚相连信号引脚，指定的引脚是为了进行测试。其他引脚将被指定为“附带条件”，而不是测试。3)NC--引脚没有连接，无论是在设备或没有一个通道分配给它。4)PoWeR--引脚，连接到一个逻辑电压源。5)GrouND--引脚，连接到设备的地。6)TIED--信号引脚，是与另一个信号引脚相连，但不对其进行测试。7)IDS--数据信号引脚。8)IDS-NT–同IDS，但这一类引脚的软件允许返回到正常的脚捆绑，而不是正常状态。9)Untested--引脚尚未确认或测试。2TS-FS测试过程描述TS的FrameScan原理与S88的FrameScan原理相同。由于它们的设备结构不同，因此它们的上电方式和功能测试卡连接有所不同，同时TS为S88基础上的更高版本设备，其在测试的精确度上也较之S88要精确，S88的FrameScan测试判定一般只有下限，而TS的FrameScan测试判定却限定到一个判定范围。10-3 图2-1TS的FrameScan连接如图2-1所示，其测试所需要的激励通过Group7来完成，其测试及运算则由SLOT-3槽卡即ICA卡来完成。其各个管脚连接和对应功能见图2-2所示。图2-2FrameScan的工作页见图2-3，图2-410-4 图2-3图2-4第11章DIGITAL测试过程描述一、D/S简介及相关代码含义1.ProgrammingDriver/Sensors（定义Driver/Sensor）DRIVELEVELSAORBAORBLOWDRIVEHIGHDRIVECURRENTSOURCEDMEMORYANDCONTROL(1KRAM)DIGITAL15KTESTPINAVAILABLEFORFASTSBURSTSCURRENT11-5SINKAORBAORBLOWSENSEHIGHSENSESENSETHRESHOLDS6335.0 ASSIGNLGCVIHA=4.5VILA=0.25VOHA=2.4VOLA=0.8LVLA(1,3,7-9)VIHB=9.6VILB=-5.5VOHB=9.0VOLB=-4.9LVLB(2,4-6);HIGHINPUTHighstate=4.5VLowstate=0.25V4.5Vandoutputsaresensedfor:HIGHOUTPUT2.4VHighthreshold=2.4VLowthreshold=0.8V0.8VLOWOUTPUTLOWOUTPUT0.25VLOWINPUT3986.0Highstate=+9.6VHIGHINPUTLowstate=-5.5V9.6Vandoutputsaresensedfor:HIGHOUTPUT9.0VHighthreshold=+9.0VLowthreshold=-4.9V-4.9VLOWOUTPUTLOWOUTPUT-5.5VLOWINPUT3987.02.InputNail-StateDesignations（输入指定针点状态）CodeNamePurpose代码名称作用ICInputConnectEnableinputlogicdriver连接输入打开输入逻辑驱动IDInputDisconnectDisableandplacedriverinahigh-impedancestate断开输入关闭输入和将驱动器设定在高阻态ILInputLowDriveinputnaillow输入低电平驱动器输入低电平IHInputHighDriveinputnailhigh输入高电平驱动器输入高电平.IIInputIgnoreIgnorethisinput输入忽略忽略这次输入ISInputSenseEnablesensingoftheseinputs输入感应打开输入的感应IGInputGroupGroupofinputnailsassignedbyaDECLAREGROUP组输入组输入到DECLAREGROUP分配的针脚上IEInputExternalDriveinputnail(s)tothestatespecifiedinDSMmemory.输入外部驱动从DSM内存的状态输入到指定针脚3.OutputNail-StateDesignations（指定针点状态输出）CodeNamePurpose代码名称作用OLOutputLowExpectedoutputstateislow输出低电平期望输出低电平OHOutputHighExpectedoutputstateishigh输出高电平期望输出高电平OIOutputIgnoreIgnoretheseoutputs输出忽略忽略输出OSOutputSenseEnablesensingoftheseoutputs输出感应感应输出OUOutputUnknownOutputstatecurrentlyunknown;tobelearnedusingLEARNmode11-6 输出未知当前输出未知，使用LEARN模式获得输出值OGOutputGroupGroupofoutputnailsassignedbyaDECLAREGROUPstatement输出组组输出到DECLAREGROUP分配的针脚上OEOutputExternalSenseoutputnail(s)atstatespecifiedbyDSMmemory外部输出从DSM内存的状态输出到指定针脚THTriggerHighTriggeronhighsattheseinputs高电平触发输入为高时候触发TLTriggerLowTriggeronlowsattheseinputs低电平触发输入为低时候触发4.ResistorNail-StateDesignations（指定针点状态电阻）CodeNamePurpose代码名称作用PUPullUpPull-upterminatingresistorattached上拉上拉挂接的终止电阻PDPullDownPull-downterminatingresistorattached下拉下拉挂接的终止电阻PBPullBidirectionalPull-upandpull-downterminatingresistorsattached双向拉上拉和下拉挂接的终止电阻PNNoPullup/downNoterminatingresistorsattached(defaultcondition)不上拉和下拉没有挂接终止电阻（默认状态)5.PseudoNail-StateDesignations（针脚状态指定假字）CodeNamePurpose代码名称作用HDHoldAllowsnailstoremainintheirlastassignedrun-timestate保持允许针脚保留最后分配时的状态TS(n)TimingSetAllowedeachteststeptoindicatetheclocktimingsetthatappliestothatteststep.时钟设置允许每一个测试步骤有它独特的测试时钟6.Driver/SensorExample（Driver/Sensor实例）INPUTCONNECT-ICUUTDINPUTHIGH-IHS(SENSEDRIVER)213322INPUTCONNECT-ICDSINPUTHIGH-IH(SENSEDRIVER)(DISCONNECT)DOUTPUTSENSE-OS7.BurstExample（脉冲实例）S(LOW)3988.111-7 BURST;;---ID,IL,OI,OL---/*ALLNAILS*/IC(21,22)IH(21,22)OS(33);/*Step1*/IL(22)OH(33);/*Step2*/IL(21)IH(22);/*Step3*/IL(22);/*Step4*/ID(21,22)OI(33);/*Step5*/;/*Step6*/ENDBURST;二、数字IC的测试1.向量测试：对数字IC，采用Vector（向量）测试。向量测试类似于真值表测量，激励输入向量，测量输出向量，通过实际逻辑功能测试判断器件的好坏。2非向量测试随着现代制造技术的发展，超大规模集成电路的使用，编写器件的向量测试程序常常花费大量的时间，如80386的测试程序需花费一位熟练编程人员近半年的时间。SMT器件的大量应用，使器件引脚开路的故障现象变得更加突出。为此各公司非向量测试技术，Teradyne推出MultiScan；GenRad推出的Xpress非向量测试技术。三、GenRad边界扫描测试解决方案介绍GenRad边界扫描解决方案包括两个基本组成部分，即BasicSCAN和ScanPathfinder。1.BasicSCANBasicSCAN为一需要单独注册的软件产品，该软件用以解决ASICs和复杂的商用边界扫描器件的测试程序生成问题。BasicSCAN降低了边界扫描器件开发测试矢量的难度，并同时带来以下优势：·简化了测试程序的准备及调试过程；·提高了开路管脚的故障覆盖率；·缩短了测试程序开发时间；·降低了测试的复杂程度并减少了所需测试矢量的数目。一旦BasicSCAN检测到器件具有边界扫描功能，便能够为该器件为该器件在测试程序生成时11-8 提供数字测试源模型（DigitalTestSource(.DTS)model）。所有BasicSCAN生成的数字模型均使用相同的测试架构。其中包括隔离（disable）和预置（inhibit）选择，用以描述如何防止其它器件对被测器件的干扰，并且能够对不同的绕线设置进行处理。如果做相应的设定，BasicSCAN还可以生成内建自检测试（built--inselftest）。BasicSCAN测试能够检查：·器件的指令寄存器（instructionregister）捕获的数据。该数据的错误可以用来判断器件失效或器件贴装错误；·指令寄存器及边界扫描寄存器（BoundaryScanRegister）的长度是否正确；·IDCODE及USERCODE是否符合期望值；·测试系统驱动/相应探针与器件输入/输出管脚间的开路。这种类型的故障能够标识出贴装错误或贴装质量不良的器件；·器件管脚能够被预置或响应逻辑“0”或逻辑“1”，这样便能够检测出器件输入/输出缓冲区中的任何粘滞型（stuck--at）故障。2.ScanPathfinderScanPathfinder为一需要单独注册使用的软件选项，该软件能够为符合IEEE1149.1--1990标准的边界扫描链路生成测试程序并已集成至GRNavigate软件中ScanPathfinder软件：·不仅能够测试全部具有测试点的单个IC的开路故障，而且能够对测试点不全，且同时使用非边界扫描器件的被测单板上复杂的相互作用（interaction）及互连（interconnect）中的开路故障进行检测；·校验边界扫描描述语言(BSDL)模型的语法及结构。并能够对IDCODE、USERCODE及RUNBIST指令进行校验；·将边界扫描测试生成器与数字测试生成器(DTG)相集成，并提供单独的边界扫描故障诊断系统与运行中系统软件（RuntimeSystemsoftware）通讯；·生成边界扫描测试报告，提供UUT边界扫描配置、测试程序生成、故障覆盖率及无须探针的网络节点的详细记录；·提供边界扫描测试调试模式以帮助确定测试问题;·提供包含BSDL模型的边界扫描库，内有众多已被广泛采用的边界扫描器件。ScanPathfinder生成的边界扫描测试程序能够检测下列UUT互连故障：·测试访问口(TAP)粘滞型故障·由被测对象的指令寄存器、旁路寄存器（Bypass）或边界扫描寄存器（BoundaryScanRegisters）构成的扫描链路故障·边界扫描器件中错误的IDCODE或USERCODE值·设置探针的边界扫描器件管脚的开路·自检（built-inself-test）失败的边界扫描器件·传统的设置测试探针的节点与未设置探针的边界扫描节点间的短路故障·未设置测试探针的边界扫描节点间的开/短路故障四、Boundary-Scan边界扫描技术11-9 ICT测试仪要求每一个电路节点至少有一个测试点。但随着器件集成度增高，功能越来越强，封装越来越小，SMT元件的增多，多层板的使用，PCB板元件密度的增大，要在每一个节点放一根探针变得很困难，为增加测试点，使制造费用增高；同时为开发一个功能强大器件的测试库变得困难，开发周期延长。为此，联合测试组织（JTAG）颁布了IEEE1149.1测试标准。IEEE1149.1定义了一个扫描器件的几个重要特性。首先定义了组成测试访问端口（TAP）的四（五〕个管脚：TDI、TDO、TCK、TMS，（TRST）。测试方式选择（TMS）用来加载控制信息；其次定义了由TAP控制器支持的几种不同测试模式，主要有外测试（EXTEST）、内测试（INTEST）、运行测试（RUNTEST）；最后提出了边界扫描语言（BoundaryScanDescriptionLanguage），BSDL语言描述扫描器件的重要信息，它定义管脚为输入、输出和双向类型，定义了TAP的模式和指令集。具有边界扫描的器件的每个引脚都和一个串行移位寄存器（SSR）的单元相接，称为扫描单元，扫描单元连在一起构成一个移位寄存器链，用来控制和检测器件引脚。其特定的四个管脚用来完成测试任务。将多个扫描器件的扫描链通过他们的TAP连在一起就形成一个连续的边界寄存器链，在链头加TAP信号就可控制和检测所有与链相连器件的管脚。这样的虚拟接触代替了针床夹具对器件每个管脚的物理接触，虚拟访问代替实际物理访问，去掉大量的占用PCB板空间的测试焊盘，减少了PCB和夹具的制造费用。作为一种测试策略，在对PCB板进行可测性设计时，可利用专门软件分析电路网点和具扫描功能的器件，决定怎样有效地放有限数量的测试点，而又不减低测试覆盖率，最经济的减少测试点和测试针。边界扫描技术解决了无法增加测试点的困难，更重要的是它提供了一种简单而且快捷地产生测试图形的方法，利用软件工具可以将BSDL文件转换成测试图形，如Teradyne的Victory，GenRad的BasicScan和ScanPathFinder。解决编写复杂测试库的困难。用TAP访问口还可实现对如CPLD、FPGA、FlashMemroy的在线编程（In-SystemProgram或OnBoardProgram）。五、数字子系统及工作模式简介ThedigitalsubsystemreceivescommandandcontrolinstructionsfromthePCandperformsdigitaltestingoftheUUTcircuitsthroughthetestreceiverandUUTtestfixture.Thevariousdevicesusedinthedigitalsubsystemare:·MTGboard·HighSpeed(HS)controllerboard·Clock/sync/trigger(CST)board·Pinboards·Driver/sensor(D/S)referenceboardOptionally,therearethreetypesofdevicesassociatedwiththedigitalsubsystemhardwarelocatedinthepincage.Theyarepinboards3through30,theAnalogFunctionalTestModule(AFTM),DeepSerialMemoryboard(DSM)andCustomFunctionBoard(CFB).AmaximumofoneAFTM,twoDSMboardsandthreeCFBscanbeinstalled.TheMTGboard,HSCboard,clock/sync/triggerboard,D/Sreferenceboard,D/Spinboards,plusoptionalAFTMandDSMboardsarealllocatedinthepincage.DigitaltestsoftheUUTcircuitsaremanagedbytheHSCboard(inhigh-speedmode)ortheLowSpeed(LS)controllerontheMTGboard(instandardmode)dependingonthetestapplication.Testpatterns(logiclevels)areappliedtotheUUTcircuitsandtheresultssensedbyD/Scircuitslocatedonthepinboards.TheCSTboardprovidesUUTtesttiming(clocking)andeventdetection(triggering),alsothroughthetestreceiver.Additionally,theCSTboardinterfacestotheHSCboardtosynchronizetesting.TheD/Sreferenceboardsuppliesprogrammedreferencevoltagesforthepin-boardD/Scircuits.11-10 VoltagesarealsosuppliedtoelementsoftheCSTboard.DigitalSubsystemSimplifiedFunctionalDiagram（数字子系统逻辑框图）MXI-to-GenRad(MTG)Board（MTG卡）·Residesinslot0ofthepincage.·MajorfunctionalblocksaretheMXIinterface,lowspeedcontroller,dataexpander,QAF,andlocalMTGsupport.TheQAFbusisnotused.MTGBlockDiagram（MTG简易框图）MXIInterface·Slaveonlydevice.·32addresslineswith64Kaddressspace.·32datalines,bussupports16bitdatatransfers.LowSpeedController·Providesthetesttimingandcontrolfunctionsinthedigitalsubsystemforthepinboardsin11-11 thepincagewhenslavemodeisexecutedforalow-speedburstoperation.DataExpander·InterfacebetweentheMXIIIinterfaceandthedigitalsubsystem.·ReceivesblocksofPCdataandtransfersthemintothecorrectmemorylocationsinthedigitalsubsystem.·Unpacksorexpandsthedatastoredinmemory.·RecognizesprogrammedI/Odatatransferstargetedforthedigitalsubsystemandtranslatesthemintobuscyclesunderstoodbythedigitalsubsystem.LocalMTGSupport·Containsregistersthatcontroldiagnosticandtestfunctions,miscellaneouscontrolandstatusregisters,atemperaturesensor,andapower-onresetcircuit·Temperaturesensorcircuitryselectivelygeneratesaninterruptwhenahigh-temperatureconditionoccurs.HighSpeed(HS)ControllerBoardTheHScontrollerboard(PN2277–4711)performsasbothabusinterfacecontrollerduringdatatransactionswiththePC(LoadMode)andasaprogramsequencerwhenahigh–speeddigitalburstisexecuted(RunMode).TheHScontrollerboard:·ProducestheappropriatebuscontrolanddatatransfersfordigitalsubsystemI/Otransactions.·ReceivesandstoresPCmicrocodeinstructionsforthedigitalsubsystem.·Interpretsthemicrocodeinstructionsstoredintheopcodememorytocontroltheoperationofthedigitalsubsystemduringtesting.·ProducesthememoryaddressesandD/Scontrolsignalsrequiredduringtestexecution.·RespondstosignalsfromtheMTGboardduringslavemode,andproducescontrolsignalsLoadMode·Loadprogrammicrocodeintothe16KX56bitsprogramsequencememoryfortheruntimeexecution.11-12 ·InterfacestoD/Sreferenceboardtosetuplogiclevelsforthedrivers/sensors.·InterfacestoCSTboardtosetupfortheD/Sstrobes.·Interfacestopinboardstoloadtestpatternintothe16KX4bitsD/Smemory.RunMode·ProvidesaddresstotheCONNECT,STATE,andSENSE-ENABLEmemorybitsinthepinboardfortheburstexecution.·ProvidespipelinedaddresstotheRESULTmemorybitinthepinboard.RESULTmemorybitisreadbacktotheCPUduringdebugsession.HSControllerBoard,FunctionalBlockDiagram(Part1of2)11-13 HSControllerBoard,FunctionalBlockDiagram(Part2of2)TS8XHardwareOverviewTraining7-7Clock/Sync/TriggerBoardTheCSTboard：·SuppliestimingsignalsforusebytheHScontrollerboardprogramsequencer·ProducesstrobesthatactivatethepinboardD/Ss·Generatesfourprogrammableclockwaveforms(multiplexed1:4)foruseasclockdriversattheUUT·Containseventcircuitry(match)thatmonitorsthestateofupto15triggernails·ProvidesasinglesyncsensorthatinterfacesaUUTsignaltothePhaseLockLoopforclockSynchronization11-14 Clock/Sync/TriggerBoardFunctionalBlockDiagramClockandTimingOperationThefunctionofthefourhigh–speedclockdriversistodevelopthespecifiedclockoutputpulsesthatareusedtodrivecircuitryontheUUT.Theseclocksignalsaremultiplexed,asshowninthefollowingdiagram,androutedthroughthereceivertotheUUT.ClockLinestoReceiverPosition2TriggeringandSynchronizationTheessentialfunctionofthetriggercircuitsistoactasaneventdetector(lookforknownoutputstates)before11-15 proceedingtothenextstep.TheclocksyncsensorisdesignedtointerfaceaUUTclocksignaltotheCSTboardphase–lockloop.TheCSTboardmultiplexestheclocksyncsensortooneofeightinputs.TriggerLinestoReceiverPosition2D/SReferenceBoardTheD/Sreferenceboard(PN9004–0406)suppliesprogrammedvoltagesfor:-·D/Ssonthepinboards.·Clockdrivers,thetriggersensorsandsyncsensorontheCSTboard.TheD/Sreferenceboardislocatedinthepincage.Twologic–levelsets(AorB)areavailablewithalogic–levelrangeof–6Vto+10VfortheD/Ss.ThefollowingdiagramisasimplifiedblockdiagramoftheD/Sreferenceboard.D/SReferenceBoardBlockDiagramFunctionalDescriptionAllinformationtotheD/SreferenceboardistransmittedthroughtheHScontrollerboardbythePC.11-16 A12–bitdatawordisreceivedforeachreferencevoltageandstoredinmemoryandstoredintothe32X12-bitmemory.ThedatafromthememoryisappliedtoaD/Aconverterandisconvertedtoavoltage.SinceonlyoneDACisavailable,atimemultiplexschemeisemployedusingtimemultiplexcontrolcircuitryand32sampleandholdcircuitrytocapture32referencelevelsfromthememory.RelayDrivers1.PIO(0)relay–drivers-Usedasthesystemcontrolrelaysthatperformsdedicatedsystemfunctionsandoperations.-Sensestestfixtureplacementandthefixtureidentificationcode,whichisreadbacktothePC.ThePCcanthenselectthetestprogramassociatedwithaparticulartestfixture.-Usedtodrivetherelaysthatactuatethedualvacuumsystem.2.PIO(1)relay–drivers-FurnisharelayandTTLdrive/sensecapabilityforusercontrol-Functionsinatestfixtureorperipheralunit,suchasenergizingrelays,lightinglamps,sensingswitchpositions,etc.-Eachrelaydriverisanopen–collectortransistorwithasuppressiondiode.PIO(0)andPIO(1)eachconsistsasetof:-16TTLdriverswithahighoutputcurrentof–1.2mA(sourcing)at2.4V,andalowoutputcurrentat+48mA(sinking)at0.4V.-16TTLsenselines,eachofwhichhasafan–inofoneTTLload.-6switch–senselinepairs,withsetandresetinputsforsingle–pole,double–throw(SPDT)switchdebouncing.-Switch–senselines(perPIO)withaset–onlyinputforalatchcapability;resetsaregrounded.Allsenselineshavepull–upresistorsto+5V.PowerStatusCircuitryMonitorsinputsreceivedfromthepincagebackplaneplusanon–boardsensorandsendsout–of–toleranceerrormessagestothePC.Devicesmonitoredarethepinbaypowersuppliesandatemperaturesensor.FusesontheD/SReferenceBoardforOtherSubsystemsFuseF5ontheD/Sreferenceboardisconnectedinseriesbetweenthe15Vonthepincagebackplaneandthevacuumsubsystem.Thevacuumsubsystemwillbeinoperativeifthisfuseisopen.FuseF6ontheD/Sreferenceboardisconnectedinseriesbetweenthe15VonthepincagebackplaneandthefixedvoltageUUTpower–supplyfilterboard.Thisfilterboardwillbeinoperativeifthisfuseisopen.PinBoardsTherearetwotypesofpinboardsthatcanbeused:-ComboIwith16D/Scircuits-ComboIIwith32D/Scircuits-ThepincagecannotcontainamixoftheComboIandComboIIpinboards;theymustallbeeitherComboIorComboII.Thepinboard’sprimaryfunctionistodriveorsenselogicnodesonaunit–under–test(UUT)atpre–selectedvoltagelevels.ComboIEachComboIpinboardcontains16D/ScircuitsandarelaymultiplexerthatcanconnecteachD/Stoanyof16differenttestnails(16D/Ssperboardmultiplexed2:16foratotalof128pins).ComboIIEachComboIIpinboardcontains32D/ScircuitsandarelaymultiplexerthatcanconnecteachD/Stoanyof11-17 eightdifferenttestnails(32D/Ssperboardmultiplexed2:8foratotalof128pins).Additionally,eachD/Scircuitcanbeconnectedtoeightanalogmeasurementslines(channelsAthroughH).OtherhardwarefeaturesincludeaParallelCRCgeneratortocomputeCyclicalRedundancyChecksfromanyorallsensors,andanexternaldigitalinstrumentbuswithaccesstotheD/Ss.ComboIPinBoardMultiplexing11-18 ComboIIPinBoardMultiplexingDRIVER/SENSORSEachdriver/sensorinthepinboardhas16KX4bitsofmemorynamely:-CONNECT,STATE,SENSE-ENABLEANDRESULTCONNECT(CON)=1(Driver)CONNECT(CON)=0(Sensor)STATE(STA)=1(DriveorsenseHIdependsonCONbit)STATE(STA)=0(DriveorsenseLOdependsonCONbit)SENSE-ENABLE(SEE)=1(Enablesenseddata;enablefailure)SENSE-ENABLE(SEE)=0(Disablesenseddata;ignorefailure)RESULT(RES)=1(SenseddataisHI)RESULT(RES)=0(SenseddataisLO)SimplifiedDiagramofaD/SFunctionalDescriptionBeforeaburstisexecuted,thetestvectors(pattern)areloadedintotheCON,STA,andSEEmemorybitsforeachdriver/sensor.Duringexecutionoftheburst,thehigh-speedcontroller(HSC)appliesa14bitsaddress(16K)tothememorybits,whichlatchesthetestvectortotheD/Scircuits.ApreciselytimeddriverstrobefromtheHSC(originatesfromtheCSTboard)causestheD/StoassumethestatesetbythetestvectorandoutputstotheDUT.ThearrivalofthesensestrobefromtheHSCsamplestheoutputofthesensecomparators.Whenthesensesdatastateisdifferentfromtheprogrammed(expected)state,anerrordataislatchedandreturnedtotheHSCtodetermineprogramflow;branchonerror,ignoreerrororfailstateetc.Thesensedoutputstateisalsostoredintheresultmemorybit(RES)forfailurelogand11-19 waveformdisplayduringdebugsession.ComboIPinBoardSimplifiedFunctionalBlockDiagramComboIIPinBoardSimplifiedFunctionalBlockDiagram11-20 第12章BOUDRARYSCAN测试过程描述1、边界扫描的引入在器件内核和管脚间加一个逻辑单元（CELL），并将这些单元连接起来，用一个专门的控制器来控制。因为这些逻辑单元在器件最“边缘”处，所以叫做边界扫描。2、边界扫描器件的结构边界扫描单元（CELL）：由TAP控制器控制。在正常工作状态下，相当于透明的单元；测试状态下，可控制管脚的输入和输出，并将数据串行移动。TAP控制器（TAPController）：从TAP输入的指令，通过指令寄存器控制CELL输入输出，控制数据在CELL中的移动和从TDO输出。测试控制端口（TESTACCESSPORT）3、边界扫描测试之BICT12-21 每个管脚都有测试点BICT（BoundaryIn-CircuitTest，边界扫描ICT）：通过ICT的测试针和扫描单元，测试每个管脚的焊接情况4、边界扫描测试之VITVIT（VirtualInterconnectTest，虚拟互联测试）：指边界扫描器件之间，通过边界扫描单元的互联测试。5、边界测试之VCCT12-22 VCCT(VirtualComponentandClusterTest，虚拟器件和器件簇测试)：通过边界扫描器件的扫描单元测试非边界扫描器件或器件的集合6、边界扫描的优点，边界扫描测试能够发现的缺陷üIC内部断线üIC内部缺陷ü管脚开路ü管脚短路ü器件装错ü器件坏7、举例说明边界扫描的应用。（1）边界扫描菊花链的设计12-23 1、单板上的JTAG器件尽可能连成一条菊花链。2、特别是互联网络较多的JTAG器件，应尽可能连成一条链。3、需要进行调试和加载的JTAG器件可独立，但最好还是与其它器件连成一条链。4、菊花链上的器件超过4个，需要考虑TCK的信号质量。5、若器件不焊，将它的TDI和TDO使用一个0欧电阻连起来，以保证链的完整性。（2）边界扫描上下拉电阻和插座1、每个JTAG链都必须有如图的上下拉电阻，以保证单板的正常工作状态。2、2×5PIN的JTAG插座，是方便调试使用。ICT测试时不需要。所以批量单板的生产，最好能在BOM中去除。3、JTAG链上的器件数量超过4，上下拉电阻值要相应减少12-24 第13章DELTASCAN测试过程描述1、测试IC的非向量手段（1）DeltaScan覆盖率较低一般只测试IC的贴装方向（2）FrameScan/Testjet对IC的封装有要求，夹具增加成本。测试效果与向量测试媲美可测连接器FrameScanII/VtepFrameScan/Testjet的增强型，信噪比提高可测BGA类型的封装2、P-NJunctionsInIntegratedCircuits2、DeltaScan测试原理。DeltaScan利用器件内部的保护二极管测试出缺陷的管脚。DeltaScantestsinthreesteps:(1)applyV1andmeasureI;(2)applyV2;(3)measurea‘delta’Itocheckthatpinx&ycontact.Byusingtwodiodesinthedeviceundertest,DeltaScanisindependentofparallelcircuits.DeltaScaniswidelyusedonTeradyneICTplatforms13-25 DeviceundertestVCCPinxPiny-VGND+Otherdevices±Substrate-resistorV+DeltaScan应用激励电压，测量电流变化ABVa=-0.9vVb=-1.2vRDaRDbIaIbRsubstrateDeltaScantestsinthreesteps:(1)applyV1andmeasureI;(2)applyV2;(3)measurea‘delta’ItocheckthatpinA&Bcontact.1)ApplystimulusVa:Ia=Va/(RDa+Rsubstrate)2)ApplyVbCurrentIbflowsthroughpinB,andthecurrentthroughpinAgoestothenewvalueIa’:Isubstrate=Ia’+IbVa=Ia’*RDa+Isubstrate*RsubstrateCombining:Va=Ia’*RDa+(Ia’+Ib)*RsubstrateorVa=Ia‘*RDa+Ia’*Rsubstrate+Ib*RsubstrateSolvingforIa’:Ia’=Va/(RDa+Rsubstrate)-Ib*Rsubstrate/(RDa+Rsubstrate)DeltaScanusesthechangeinthecurrentIaasthesignaltoindicategoodconnection:DIa=Ia-Ia’=Ib*Rsubstrate/(RDa+Rsubstrate)3、DeltaScan的特征•DeltaScan•没有额外的夹具硬件要求•应用简单•没有器件封装的限制13-26 •可预知的覆盖率•测试速度快•准确的诊断•大引脚数器件更有效•测试稳定性较差第14章JTAG加载过程描述1、JTAG测试原理介绍JTAG(JointTestActionGroup�联合测试行动小组)是一种国际标准测试协议IEEE1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。JTAG最初是用来对芯片进行测试的，基本原理是在器件内部定义一个TAP（TestAccessPort�测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP（In-SystemProgrammable�在线编程），对FLASH等器件进行编程。JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程现再装到板上因此而改变，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。1.1IEEE.1149的历史背景随着微电子技术、微封装技术和印刷板制造技术的不断发展，印制电路板变的越来越小，密度越来越大，复杂程度越来越高。面对这样的发展趋势，如果仍然沿用传统的外探针测试法和“针床”夹具测试法来全面彻底的测试焊接在其上的器件，恐怕是难以实现的。即使真能实现，也会把电路简化所节约的成本费用用在抵消改进传统方法所负出的代价上。1985年欧洲的制造机构为了对集成电路的测试进行研究，成立了欧洲联会测试行动小组（JETAG:JOINTEUROPEANTESTACTIONGROUP）,后来与北美公司合作，在1986年变成了JTAG(JOINTTESTACTIONGROUP),1990年提出的IEEE标准1194.1测试端口和边界扫描结构[IEEE1149.1b1194]就是以JTAG2.0测试标准为基础的，它在1990年的8月也成为了ANSI（AMERICANNATIONALSTANDARDSINSTITUTE）的标准。IEEE的标准1149.1也经常被认为等同于JTAG定义，其实它们是有许多不同之处的。边界扫描测试（BST:BOUNDARYSEANTEST）一般采用4线接口（在5线接口中，有一条为主复位信号），用PC机的RS-232接口就能模拟BST的功能。BST标准接口是用来对班级进行测试的。这种测试可在器件正常工作时捕获功能数据。器件的边界扫描单元能够迫使逻辑追踪引脚信号，或是从因缴获器件核心逻辑信号中部或数据。强行加入的测试数据串行第移入边界扫描单元，捕获的数据串行移出并在器件外不同预期的结果进行比较。下图说明了边界扫描测试法的概念信号输出信号输入14-27 该方法提供了一个串行扫描路径，它能捕获器件核心逻辑的内容或者测试遵守IEEE规范的器件之间的引脚连接情况。1.2IEEE.1149标准结构IEEE1149.1BST结构：当器件工作在JTAGBST模式时，使用4个I/O引脚和一个可选引脚TRST作为JTAG引脚。这4个I/O引脚是：TDI、TDO、TMS和TCK。下表概括了这些引脚的功能。JTAGBST需要下列寄存器：指令寄存器----用来决定是否进行测试或访问数据寄存器操作。旁路寄存器――这个1bit寄存器用来提供TDI和TDO的最小串行通道。边界扫描寄存器――由器件引脚上的所有边界扫描单元构成。下图画出了JTAG电路的功能模式。JTAG边界扫描测试由测试访问端口的控制器管理。TMS、TRST和TCK引脚管理TAP控制器的操作，TDI和TDO位数据寄存器提供串行通道。TDI也为指令寄存器提供数据，然后为数据寄存器产生控制逻辑。对于选择寄存器、装载数据、检测和将结果移出的控制信号，由测试时钟（TCK）和测试模式（TMS）选择两个控制信号决定。在四线接口标准中，利用TDI,TDO,TCK,TMS四个信号，它们合成为TAP测试处理端口（TestAccessPort），测试复位信号(TRST,一般以低电平有效)一般作为可选的第五个端口信号。14-28 2、JTAG测试过程IEEE1149.1标准规定了一个四线串行接口（第五条线是可选的），该接口称作测试访问端口（TAP），用于访问复杂的集成电路（IC），例如微处理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位寄存器和状态机，以执行边界扫描功能。在TDI（测试数据输入）引线上输入到芯片中的数据存储在指令寄存器中或一个数据寄存器中。串行数据从TDO（测试数据输出）引线上离开芯片。边界扫描逻辑由TCK（测试时钟）上的信号计时，而且TMS（测试模式选择）信号驱动TAP控制器的状态。TRST（测试重置）是可选项。在PCB上可串行互连多个可兼容扫描功能的IC，形成一个或多个扫描链，每一个链都由其自己的TAP。每一个扫描链提供电气访问，从串行TAP接口到作为链的一部分的每一个IC上的每一个引线。在正常的操作过程中，IC执行其预定功能，就好像边界扫描电路不存在。但是，当为了进行测试或在系统编程而激活设备的扫描逻辑时，数据可以传送到IC中，并且使用串行接口从IC中读取出来。这样数据可以用来激活设备核心，将信号从设备引线发送到PCB上，读出PCB的输入引线并读出设备输出。举例说明：下图为TN81EG161_B机种JTAG链路测试原理图，测试过程见上描述。3、测试异常处理方法JTAG测试一般分为几个步骤：①首先执行“机种名_版本_BST”文件中“SVF”的TAPIT.svf文件进行链路扫描。②通过“机种名_版本_BST”文件中“SVF”的VIT.svf文件对链路中较为重要的几个元器件电压测试诊断③对个别器件进行SDR诊断通过“机种名_版本_BST”文件中“SVF”的SSRAM文件。以下为图例说明：14-29 一般情况下为误Tapit.svf文件测试pass,说明测试链路扫描OK，链路测，需要优化测试连接正常。测试故障排除需要查看元器件的PINs文件（一般存放在测试程序的根目录下），另外，还可以查看Nailassignment(一般在Report文件中)，通过这两个文件及针点图。第15章设备维护1、TS设备维护与维修过程描述TS设备维护自检操作形式有两种，现介绍如下：1、通过“”进入自检界面。2、通过Navigator测试环境进入自检界面，如下图所示：15-30 在测试环境的界面切换到自检模式需选择“VerifyTester”,然后点击“run”,进入自检模式。通过以上两周方式进入自检界面，如下图所示：点击上图中所示“SYSTEST”，进入检测界面，如下图所示：（1）“Test”测试检测界面，检测模式分为两种：第一种为标准模式检测，意为一般性设备自检，可以查看设备的基本故障点情况；第二种为调测模式检测，意为详细自检到每张PIN卡的故障问题点，维护人员可根据实际检测到得问题点进行维修或保修。（2）“Configure”检测设备所使用的配置情况，一般不使用。（3）“Calibrate”设备主要配件及PIN卡与母板接触性检测及校正，其中主要包含了设备的ICA、AFTM、SFTM、FTI、URTLAIIPIN/CST等。以下三张图示分别为“Test”、“Configure”、“Calibrate”检测项目展示：15-31 15-32 下面主要介绍进入自检的主要操作过程，图例示范，按照图例示范的先后顺次进行自检。标准自检分为两种方式的自检：第一种为全面自检，即下图所示中的“RUNALL”，这种自检方式较为简单，只须将自检夹具放置在设备的针床上，设备控制面板中左右真空及界面真空开关的状态必须设置为“Auto”,最后点击“Launch”即可，进行设备自检。第二种为手动自检，如下图所示进行选择设置。15-33 需要自检的项目选择“Y”不需要的选择“N”即可，使用命令“NN”敲击“回车键”即可进行自检。在调测模式检测时，需要选择所需要检测的项目及PIN卡范围，如图所示：15-34 2、TS设备DSM卡维护操作指南TS设备周维护自检操作形式有两种，现介绍如下：3、通过“”进入自检界面。4、通过Navigator测试环境进入自检界面，如下图所示：在测试环境的界面切换到自检模式需选择“VerifyTester”,然后点击“run”,进入自检模式。3、下边主要介绍DSM的位置、如何自检以及如何判断DSM是否Ok。首先简单的介绍一下DSM卡，DSM卡的全称为DeepSerialMemory，意思即为串行深度存储器。其作用是暂时存储将要加载的软件，起转换作用。通过打开测试程序的时候，程序对设备PIN卡要进行学习，在这个学习的过程中，程序会将加载软件写入DSM，在测试过程测试到加载位置时，测试程序会调入DSM卡中的加载软件进行加载，具体位置如下图所示15-35 1）通过双击测试电脑界面中的ProductionAssistant“”，选择下图中的“”进入自检界面，如下图所示单独自检SystemControl卡上的DSM模块操作模式如下：第一步操作如下：选择调测模式下的MODULE，调测密码为：diagoptions12315-36 第二部操作为：点击如下图所示的”Selected”,然后在选择HighSpeed中的Systemcontroller选项，Deafulttest选项打勾，如下图所示选择需要自检的DSM卡内容，点击RUN后，进行自检，自检时间大约2分钟左右。自检是否OK，可以查看显示界面中的绿色PASS。15-37 自检结果：此处以当天日期为命名3、PIN卡故障检修15-38 Pin卡故障检修，主要针对Pin卡上的继电器、保险管、板底器件外观目视检测为主要手段进行检测维修，故障现象各不一致，在此暂时没有收集到数据，就不做解说了，主要维修切入点为①继电器、②保险管、③板底器件外观。TS自检不良报告处理，例：如下图所示3.2.1处理方法3.2.1.1将ICA卡拨出用环保水清洗金手指部分。3.2.1.2针对ICA卡做“Calibrate"自检,故障消除.4、S88设备自检过程描述4.1自检步骤4.1.1设备开机：打开电源开关CB1（确认CB2、CB3处于闭合状态）启动“PowerControl”开关。4.1.2电脑启动后，点击桌面图标“Spectrum5.0”打开测试平台，如下图所示：15-39 4.1.3点击上图主菜单中“Tools”在下拉菜单中选择“RUNCheckers”进入硬件扫描表格界面或点击“”，如下图所示。4.1.4合对正确硬件后，点击OK按钮。如下图所示：15-40 上图中自检时有两种选择，第一种为“FAST”，主要为快速检测设备内部配置;第二种为“Expanded”，检测中需要使用测试夹具检测“shortingplate”及设备DUT电源详细自检。首先，介绍第一种自检，在上图中点击“Fast”进入自检界面，如下图所示。点击“Start”设备进入自检状态，自检时设备Interface针床上不允许吸合夹具。4.1.5将自检结果保存在“E：Output”这个文件夹下面。命名方法是年月日次，例如：2007111301意思是2007年11月13日第1次备份。下图为第二种“Expanded”自检界面。15-41 设备自检到如图中标识所示时，会出现提示吸合自检夹具的，按照提示操作即可。4.2、自检报告判读4.2.1S88设备自检不良报告处理，例：如下图所示15-42 4.2.2处理方法4.2.2.1将Chassis0Slot3的卡拨出，找到ExpanderboardK44后，轻轻敲打此继电器。4.2.2.2更换此继电器（K44）后，故障消除。5、注意事项5.1TS设备自检时,勿必将控制面板上FixtureVacuum的开关拨到Auto状态。5.2S88设备用Fast自检时,是不需要使用自检夹具进行自检的，自检时设备Interface上不能吸合夹具。。15-43